JPS6212901B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は液晶駆動用の分割抵抗回路と、デジタ
ル・アナログコンバータ用の抵抗網回路とを備え
た電気回路に関する。

近年、液晶表示が多くの電子装置に使用され、
液晶駆動回路が大規模集積回路に組め込まれてい
る。ところで、液晶駆動方式、例えばマトリクス
型液晶素子の駆動方式の一つに電圧平均化法があ
り、この方式では液晶素片の選択状態と非選択状
態とを電圧比で設定するために、中間電圧を発生
する分割抵抗を利用する事が多い。また、最近デ
ジタル−アナログ変換回路と前記液晶駆動回路と
を同一の大規模集積回路チツプに組み込むことが
多くなつた。

上記の液晶駆動用分割抵抗およびデジタル・ア
ナログ変換用抵抗は両者とも高精度を必要とする
ため、大規模集積回路内の抵抗パターンの幅およ
び長さを大きくしなければならず、チツプのかな
りの面積を占めてしまう。従つて、全体のチツプ
面積を小さくするための大きな障害となつてい
た。

本発明は上述の欠点に鑑みてなされたものであ
り、占有面積の縮少化を計つた電気回路を提供す
ることを目的とする。

即ち、本発明はスイツチングトランジスタの制
御により、液晶駆動用およびデジタル・アナログ
変換用の抵抗を少なくとも一部を共用し、共用し
た抵抗をデジタル・アナログ変換時と液晶駆動時
とで選択的に使用するスイツチ回路を設けること
により、使用抵抗の素子数を減らして全体のチツ
プ面積を小さくしたことを特徴としている。

以下、図面を参照して本発明の実施例を説明す
る。第１図は従来から使用されている回路の一例
である。第１図はまず、演算制御部１とデジタ
ル・アナログ制御部２、とを有し、演算制御部１
からはデジタル・アナログ制御部２へアナログ変
換用データ群３を転送する。ここで、デジタル・
アナログ制御部２で１，２，４，８に重みづけを
された出力信号をおのおのQ₁，Q₂，Q₄，Q₈とす
る。一端をQ₈に接続した抵抗をR₁、一端を負電
位Ｖ_DDに接続した抵抗をR₅とし、抵抗R₁とR₅の
他端を共通接続する。つぎに一端をQ₄に接続し
た抵抗をR₂、一端を抵抗R₁とR₅の共通接続点と
接続した抵抗をR₆とし、抵抗R₂とR₆の他端を共
通接続する。同様にして一端をQ₂に接続した抵
抗をR₃、一端を抵抗R₂とR₆の共通接続点と接続
した抵抗をR₇とし、抵抗R₃とR₇の他端を共通接
続する。また、一端をQ₁に接続した抵抗をR₄、
一端を抵抗R₃とR₇の共通接続点と接続した抵抗
をR₈とし、抵抗R₄とR₈の他端を共通接続する。
抵抗R₄とR₈の共通接続点をアナログ出力端子４
に導出する。

一方、一端を負電位Ｖ_DDに接続した抵抗をR₉
とし、抵抗R₉の他端を一端として接続した抵抗
R₁₀とする。以下同様に、抵抗R₁₀の他端を一端と
して接続した抵抗をR₁₁、抵抗R₁₁の他端を一端と
して接続した抵抗をR₁₂、抵抗R₁₂の他端を一端と
して接続した抵抗をR₁₃とし、抵抗R₁₃の他端をア
ース電位Ｖ_Oに接続する。

以上の各抵抗の接続点をフリツプフロツプから
なり、デイジタル・アナログ制御部２と同一チツ
プに作られた液晶表示回路部５に接続する。演算
制御部１からは液晶表示回路部５へ表示データ群
６が供給される。従来例の回路動作については省
略するが、図より明らかなように表示駆動用とア
ナログ変換用とに13本の抵抗が必要になる。

第２図は本発明の一実施例を示す要部ブロツク
図である。第２図において、演算制御部１１およ
びデジタル・アナログ制御部１２は同一チツプ内
に集積化され、演算制御部１１からはデジタル・
アナログ制御部１２に対してアナログ変換用デー
タ群１３が転送される。このデータはデジタル・
アナログ制御部１２で１，２，４，８に重みづけ
をされて、おのおのP₁，P₂，P₄，P₈から出力され
る。ソースをP₈に接続し、ゲート入力信号が論理
“１”のとき導通するトランジスタT₁、ソースを
P₄に接続し、ゲート入力信号が論理“１”のとき
導通するトランジスタT₂、同様の導電型でソー
スをP₂に接続したトランジスタT₃およびソース
をP₁に接続したトランジスタT₄を抵抗回路とア
ナログ制御部１２との間に有する。

つぎに一端を負電位Ｖ_DDに接続した抵抗をR₁₅
とする。また、一端をトランジスタT₁のドレイ
ンに接続した抵抗R₁₁、一端を抵抗R₁₅の他端と接
続した抵抗をR₁₆とし、抵抗R₁₁と抵抗R₁₆の他端
を共通接続する。一端をトランジスタT₂のドレ
インに接続した抵抗をR₁₂、一端を抵抗R₁₁と抵抗
R₁₆の共通接続点と接続した抵抗をR₁₇とし、抵抗
R₁₂と抵抗R₁₇の他端を共通接続する。同様にし
て、一端をトランジスタT₃のドレインに接続し
た抵抗をR₁₃、一端を抵抗R₁₂と抵抗R₁₇の共通接
続点と接続した抵抗をR₁₈とし、抵抗R₁₃を抵抗
R₁₈の他端を共通接続する。また、一端をトラン
ジスタT₄のドレインに接続した抵抗をR₁₄、一端
を抵抗R₁₃と抵抗R₁₈の共通接続点と接続した抵抗
をR₁₉とし、抵抗R₁₄と抵抗R₁₉の他端を共通接続
する。抵抗R₁₄と抵抗R₁₉の共通接続点はアナログ
出力端子１４に接続されるとともに、ソースをア
ース電位Ｖ_Oに接続し、ゲート入力信号が論理
“０”のとき導通するトランジスタT₅のドレイン
に接続される。

抵抗R₁₅とR₁₆および抵抗R₁₆とR₁₇、抵抗R₁₇と
R₁₈、抵抗R₁₈とR₁₉の各接続点フリツプフロツプ
からなり、デイジタル・アナログ制御部１２と同
一チツプ内に作られた液晶表示回路部１５に接続
し、演算制御部１１からは液晶表示回路部１５へ
表示データ群１６が出力される。

さらに、演算制御部１１から液晶表示回路部１
５内のフリツプフロツプをリセツトするための信
号を表示マスク指令信号１７とする。

表示マスク指令信号１７をトランジスタT₁，
T₂，T₃，T₄，T₅の各ゲートに接続する。

つぎに本実施例第２図の回路動作について説明
する。

１ デジタル・アナログ変換時 演算制御部１１からデジタル・アナログ制御
部１２に送られたアナログ変換用データ群１３
は、デジタル・アナログ制御部１２内で重みづ
けされて出力され、論理“１”で導通するトラ
ンジスタT₁，T₂，T₃，T₄の各ドレインに送ら
れる。デジタル・アナログ変換時は、表示マス
ク指令信号１７が論理“１”なので、トランジ
スタT₁，T₂，T₃，T₄は導通する。表示マスク
指令信号１７はさらに論理“０”で導通するト
ランジスタT₅を非導通にする。

このため、抵抗R₁₁からR₁₉により形成された
抵抗網回路はデジタル・アナログコンバータ回
路として動作する。例えば、抵抗R₁₁からR₁₄ま
での各抵抗値を等しくとり、さらに抵抗R₁₅か
らR₁₉までの各抵抗値も等しくて、前者の抵抗
値が、後者の抵抗値の２倍になるように設定す
れば、デジタル・アナログコンバータ回路とし
てよく知られたＲ−2R抵抗網回路が構成され
る。

この回路において、デジタル・アナログ制御
部１２の出力のうちP₁が論理“１”ならばアナ
ログ出力端子１４の電位は1/2Ｖ_DDになる。ま
た、デジタル・アナログ制御部１２の出力のう
ちP₂が論理“１”ならばアナログ出力端子１４
の電位は3/4Ｖ_DD、P₄が論理“１”ならば7/8Ｖ
_DD、P₈が論理“１”ならば15/16Ｖ_DDになる。
このとき表示マスク指令信号１７によつて液晶
表示回路部１５内のフリツプフロツプがリセツ
トされるので、表示はマスク（禁止）される。

２ デジタル・アナログ変換を行なつていない
時。

演算制御部１１から液晶表示回路部１５に送
られる表示マスク指令信号１７が論理“０”な
ので、液晶表示回路部１５内のフリツプフロツ
プはリセツトされず、同じく演算制御部１１か
ら送られた表示データ信号群１６を読み込む。
このとき、トランジスタT₁，T₂，T₃，T₄は非
流通になり、一方、トランジスタT₅は導通す
る。そのため負電位Ｖ_DDとアース電位Ｖ_Oの間
に抵抗R₁₅からR₁₉が接続された形になり、4/5
Ｖ_DDおよび3/5Ｖ_DD、2/5Ｖ_DD、1/5Ｖ_DDの電位
が液晶表示回路部１５に印加される。この結
果、電圧平均化法により液晶素子が駆動され
る。一方、この時アナログ出力端子１４の電位
はアース電位Ｖ_Oに固定される。

以上のように、本実施例ではわずか９本の抵抗
素子でアナログ変換処理と表示駆動処理の双方を
時分割に制御できるので全体のチツプ面積を小さ
くでき、かつコストの低下も期待できる。

【図面の簡単な説明】

第１図は従来の液晶駆動回路とデジタル・アナ
ログ変換回路を含む電子回路のブロツク図、第２
図は本発明の一実施例による電子回路の要部ブロ
ツク図である。 １，１１……演算制御部、２，１２……デイジ
タル・アナログ制御部、３，１３……データ、
４，１４……アナログ信号出力端子、５，１５…
…表示制御部、６，１６……表示データ。

Claims (1)

【特許請求の範囲】
1. １ 液晶駆動回路と、デジタル・アナログ変換回
   路とを有する電気回路において、液晶駆動用分割
   抵抗とデジタル・アナログ変換用抵抗との少なく
   とも一部を共用し、共用した抵抗をデジタル・ア
   ナログ変換時と液晶駆動時とで選択的に使用する
   スイツチ回路を設けたことを特徴とする電気回
   路。