Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6214799B2 - - Google Patents
[go: Go Back, main page]

JPS6214799B2 - - Google Patents

Info

Publication number
JPS6214799B2
JPS6214799B2 JP11957182A JP11957182A JPS6214799B2 JP S6214799 B2 JPS6214799 B2 JP S6214799B2 JP 11957182 A JP11957182 A JP 11957182A JP 11957182 A JP11957182 A JP 11957182A JP S6214799 B2 JPS6214799 B2 JP S6214799B2
Authority
JP
Japan
Prior art keywords
power
output
program
time
restored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11957182A
Other languages
Japanese (ja)
Other versions
JPS599583A (en
Inventor
Masaaki Iga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP11957182A priority Critical patent/JPS599583A/en
Publication of JPS599583A publication Critical patent/JPS599583A/en
Publication of JPS6214799B2 publication Critical patent/JPS6214799B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G15/00Time-pieces comprising means to be operated at preselected times or after preselected time intervals
    • G04G15/006Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 (a) 発明の関連する分野 この発明はあらかじめプログラムした曜日、時
刻および出力状態に基づいて負荷の駆動、停止等
の制御を行うプログラムタイマに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field to which the invention relates The present invention relates to a program timer that controls driving, stopping, etc. of a load based on a day of the week, time and output state programmed in advance.

(b) 従来技術とその欠点 従来のプログラムタイマでは、停電が発生した
場合、電源復帰と同時にその時刻に対応するプロ
グラム内容を実行するために、停電発生により処
理条件が変わる製造機械や化学プラント等に使用
した場合、電源復帰時に不適切な出力送出を行う
ことがあつた。そこで、そのような装置に従来の
プログラムタイマを適用する場合は、電源復帰後
の出力送出を禁止する回路、停電発生表示回路、
さらにこれらの回路に付属して任意の時刻に出力
送出を可能にする回路等を組み込む必要があり、
プログラムタイマの構造が複雑化するとともに装
置が大型化し、しかも価格が高くなる欠点があつ
た。
(b) Conventional technology and its drawbacks Conventional program timers are used in manufacturing machines, chemical plants, etc. where processing conditions change due to a power outage, because when a power outage occurs, the program content corresponding to that time is executed as soon as the power is restored. When used for this purpose, inappropriate output was sometimes sent out when the power was restored. Therefore, when applying a conventional program timer to such devices, it is necessary to include a circuit that prohibits output transmission after power is restored, a power outage indication circuit,
Furthermore, it is necessary to incorporate a circuit etc. that is attached to these circuits and enables output to be sent out at any time.
The structure of the program timer becomes complicated, the device becomes larger, and the price becomes higher.

(c) 発明の目的 この発明の目的は、構造が簡単、かつ小型化さ
れ、しかも低価格であつて、停電後の電源復帰時
に操作者の判断に基づいて適切な出力送出を行え
るプログラムタイマを提供することにある。
(c) Purpose of the Invention The purpose of the present invention is to provide a program timer which has a simple structure, is miniaturized, is low in cost, and can send an appropriate output based on the judgment of the operator when the power is restored after a power outage. It is about providing.

(d) 発明の構成および効果 この発明に係るプログラムタイマは、停電後の
電源復帰状態を記憶する電源復帰記憶手段と、電
源復帰時の時刻とプログラム時刻とが一致する特
定負荷に対し出力の送出有無を指示する指示手段
と、電源復帰後に前記電源復帰記憶手段の記憶内
容と前記指示手段の設定状態とを判定する手段と
を有し、電源復帰状態において、出力送出設定状
態にあるときだけ前記特定負荷を駆動するように
したことを特徴とする。
(d) Structure and Effects of the Invention The program timer according to the present invention includes a power recovery storage means for storing the power recovery state after a power outage, and a power recovery means for sending an output to a specific load whose time at power recovery matches the program time. and means for determining the storage contents of the power recovery storage means and the setting state of the instruction means after the power is restored. It is characterized by driving a specific load.

そして、この発明によれば、 停電後の電源復帰時に、出力送出が指示された
ときだけ、その指示時刻を記憶したプログラムが
実行されるから、停電が発生しても電源復帰後に
操作者の判断によつて適切な出力送出を決定する
ことができ、停電発生により処理条件が変わる装
置にも問題なく適用でき、優れた汎用例を有す
る。また、電源復帰後の出力送出を禁止する回路
などを組み込む必要がなくなるため、低価格かつ
簡単な構造となり、しかも小型化される利点も有
する。
According to this invention, when the power is restored after a power outage, the program that stores the instructed time is executed only when output transmission is instructed. It is possible to determine an appropriate output according to the method, and it can be applied without problems to devices whose processing conditions change due to the occurrence of a power outage, and has an excellent general-purpose example. Furthermore, since there is no need to incorporate a circuit for inhibiting output transmission after the power is restored, the structure is low-cost and simple, and it also has the advantage of being compact.

(e) 実施例の説明 第1図はこの発明の実施例のプログラムタイマ
のブロツク図、第2図Aは同プログラムタイマの
前面パネルを示す正面図、第2図Bは同プログラ
ムタイマの後部パネルを示す背面図である。
(e) Description of Embodiments FIG. 1 is a block diagram of a program timer according to an embodiment of the present invention, FIG. 2A is a front view showing the front panel of the program timer, and FIG. 2B is a rear panel of the program timer. FIG.

このプログラムタイマの制御部は4ビツトのワ
ンチツプC―MOSマイクロプロセツサなどで構
成される。第1図において、CPU1には、駆動
パルスおよび時間信号を与えるクロツクパルス発
生回路2が接続され、また、所定の周期、たとえ
ば2.5ms毎にCPU1に割込み信号を与える割込み
信号発生回路3が接続されている。キーボード1
4は第2図Aに示すように、前面パネルに配置さ
れ、数字、曜日、日時、チヤンネル番号などの
種々のプログラムデータをCPU1に入力するた
めのものである。このキーボード14中の「出
力」キー14aは、プログラム時には出力設定を
行うときに用いられ、また、実行時には出力送出
設定を行うために用いられる。つまり、実行時に
はこの「出力」キー14aが、電源復帰時の時刻
とプログラム時刻とが一致する特定負荷に対し出
力の送出有無を指示する指示手段となる。
The control section of this program timer is composed of a 4-bit one-chip C-MOS microprocessor. In FIG. 1, a clock pulse generation circuit 2 that provides a drive pulse and a time signal is connected to the CPU 1, and an interrupt signal generation circuit 3 that provides an interrupt signal to the CPU 1 at a predetermined period, for example, every 2.5 ms, is also connected. There is. keyboard 1
4 is arranged on the front panel as shown in FIG. 2A, and is used to input various program data such as numbers, days of the week, date and time, and channel numbers to the CPU 1. The "output" key 14a on the keyboard 14 is used to set output during programming, and is used to set output sending during execution. In other words, during execution, the "output" key 14a serves as an instruction means for instructing whether or not to send an output to a specific load whose time when the power is restored and the program time match.

CPU1の出力は、時刻表示部10、曜日表示
部11、設定出力モニタ12、および自動―手動
切換回路17を介して出力モニタ15、リレー部
16に与えられる。時刻表示部10は4桁の数字
で、現在時刻や、プログラム設定時にチヤンネル
番号、オン・オフデータおよびプログラム時刻を
表示する。曜日表示部11は各曜日に対応する7
個の発光素子からなり、現在の曜日、プログラム
設定時の曜日を表示するとともに、発光素子全部
が点滅することによつて電源復帰表示を行うもの
である。また、設定出力モニタ12はプログラム
設定時に設定したチヤンネル番号を表示する4チ
ヤンネル分の発光素子よりなる表示器である。週
間プログラムスイツチ13は、曜日表示部11の
各曜日の発光素子に対応して前面パネルに配設さ
れた7個のスイツチからなり、各スイツチはプロ
グラムに従いチヤンネルの負荷の制御を行うこと
を表す「自動」設定状態、あるいはすべてのチヤ
ンネルの負荷の制御を行わないことを表す「切」
設定状態に切り換えられる。自動―手動切換回路
17は、チヤンネル毎に設けた「手動入」、「自
動」、「手動切」の各状態を切り換える切換スイツ
チからなり、各切換スイツチを「自動」に設定し
た場合、そのチヤンネルの負荷にCPU1の出力
が自動的に与えられ、また、「手動入」にする
と、CPU1の出力とは無関係に後段に接続した
リレー回路等(図示せず)が強制的に駆動され
る。リレー部16はこのプログラムタイマに接続
される機器を動作または停止させる4個のリレー
からなり、出力モニタ15とともに自動―手動切
換回路17を介してCPU1に接続されている。
出力モニタ15は設定出力モニタ12の各発光素
子に対し並設された、各チヤンネルの動作状態を
表示する発光素子からなる。
The output of the CPU 1 is given to an output monitor 15 and a relay section 16 via a time display section 10, a day of the week display section 11, a setting output monitor 12, and an automatic-manual switching circuit 17. The time display section 10 is a four-digit number that displays the current time, channel number, on/off data, and program time when setting a program. The day of the week display section 11 displays 7 corresponding to each day of the week.
It is made up of several light-emitting elements and displays the current day of the week and the day of the week at the time of program setting, as well as indicating that the power has been restored by blinking all the light-emitting elements. Further, the setting output monitor 12 is a display device consisting of light emitting elements for four channels that displays the channel number set at the time of program setting. The weekly program switch 13 consists of seven switches arranged on the front panel corresponding to the light emitting elements of each day of the week in the day of the week display section 11. "Auto" setting state or "Off" indicating that load control of all channels is not performed.
It can be switched to the setting state. The automatic-manual switching circuit 17 consists of a switching switch provided for each channel to switch between "manual on", "automatic", and "manual off", and when each switching switch is set to "automatic", the channel The output of the CPU 1 is automatically applied to the load, and when it is set to "manual input", a relay circuit (not shown) connected to the subsequent stage is forcibly driven regardless of the output of the CPU 1. The relay unit 16 consists of four relays that operate or stop devices connected to this program timer, and is connected to the CPU 1 together with the output monitor 15 via an automatic-manual switching circuit 17.
The output monitor 15 is made up of light emitting elements arranged in parallel to each light emitting element of the set output monitor 12, and displays the operating state of each channel.

このプログラムタイマの後部には、第2図Bに
示すように、モード選択スイツチ7および負荷に
接続する出力端子18が設けられている。モード
選択スイツチ7をオンにすると、停電発生時に、
各チヤンネルの出力をオフとし、電源復帰後その
旨の表示として曜日表示部11の全体を点滅さ
せ、電源復帰後、任意の時刻に、出力送出を可能
にするモード(以後、このモードを、確認復帰モ
ードと呼ぶ)となる。これに対し、モード選択ス
イツチ7をオフにすると、停電後電源復帰と同時
に、その時刻に対応する出力の送出を可能にする
モード(以後、このモードを同時復帰モードと呼
ぶ)となる。停電発生により処理条件が変わらな
い機器にこのプログラムタイマを適用する時など
には、この同時復帰モードが選択される。
At the rear of the program timer, as shown in FIG. 2B, a mode selection switch 7 and an output terminal 18 connected to a load are provided. When mode selection switch 7 is turned on, when a power outage occurs,
A mode that turns off the output of each channel, flashes the entire day of the week display section 11 as an indication after the power is restored, and enables output transmission at any time after the power is restored. (referred to as return mode). On the other hand, when the mode selection switch 7 is turned off, the mode becomes a mode (hereinafter, this mode will be referred to as a simultaneous return mode) that enables output corresponding to the time to be sent out at the same time as the power is restored after a power outage. This simultaneous recovery mode is selected when this program timer is applied to equipment whose processing conditions do not change due to a power outage.

停電検出回路8はメイン電源とCPU1との間
に接続され、メイン電源を抵抗分圧により所定の
検出レベルに変換してCPU1に導くための回路
である。メイン電源が「断」の状態になると、停
電検出回路8の出力レベルが「L(ロー)」であ
れば、CPU1においてメイン電源が切れたこ
と、すなわち停電になつたことが検出される。こ
の停電検出により、CPU1は各出力ポートをオ
フしてバツテリバツクアツプ時の消費電力が小さ
くなるような処理を行い、計時動作のみ続行す
る。メイン電源は定電圧回路5によつて安定化さ
れ、かつ所定の電圧に変換された後、CPU1に
供給される。定電圧回路5の出力線に接続したバ
ツテリー6は停電時のバツクアツプ電源を構成
し、メイン電源が「断」の状態でも処理動作続行
のための電圧をCPU1に供給する。
The power failure detection circuit 8 is connected between the main power supply and the CPU 1 and is a circuit for converting the main power supply to a predetermined detection level by resistive voltage division and guiding it to the CPU 1. When the main power supply is turned off, if the output level of the power failure detection circuit 8 is "L (low)", the CPU 1 detects that the main power supply is turned off, that is, a power outage has occurred. Upon detection of this power failure, the CPU 1 turns off each output port, performs processing to reduce power consumption during battery backup, and continues only the timekeeping operation. The main power is stabilized by the constant voltage circuit 5 and converted to a predetermined voltage, and then supplied to the CPU 1. A battery 6 connected to the output line of the constant voltage circuit 5 constitutes a backup power source in the event of a power outage, and supplies voltage to the CPU 1 to continue processing operations even when the main power source is "off."

ROM4は、CPU1の制御プログラムを記憶し
ている。また、RAM9は、出力バツフアを含む
ワーキングエリア9a、プログラム実行中、前述
の「出力」キー14aが押され出力送出設定状態
になつたとき「1」がセツトされる出力送出フラ
グエリア9b、停電発生時「1」がセツトされる
停電フラグエリア9c、ユーザーズ・プログラム
を記憶するユーザーズ・プログラム領域9dを有
する。ユーザーズ・プログラム領域9dは例えば
25ステツプのデータストア領域からなる。そし
て、この各ステツプのデータは、第3図に示すよ
うに、nからn+4の番地に記憶された、チヤン
ネル、曜日、時刻、出力送出の有無のプログラム
データからなる。
The ROM 4 stores a control program for the CPU 1. The RAM 9 also includes a working area 9a containing an output buffer, an output sending flag area 9b which is set to ``1'' when the above-mentioned ``output'' key 14a is pressed during program execution and the output sending setting state is entered, and a power outage occurs. It has a power outage flag area 9c which is set to "1" when a power failure occurs, and a user's program area 9d which stores a user's program. For example, the user's program area 9d is
Consists of 25 steps of data store area. As shown in FIG. 3, the data for each step consists of program data such as channel, day of the week, time, and whether or not output is to be sent, which are stored at addresses n to n+4.

上記停電フラグは、停電検出回路8の出力レベ
ルが「L」のときオン=「1」になり、同時復帰
モードで電源復帰した場合は、オフ=「0」にリ
セツトされ、また、確認復帰モードで電源復帰し
た場合は、出力送出フラグがオンになつたときの
みリセツトされる。そして後述する動作説明から
明らかなように、この実施例では上記停電フラグ
が電源復帰記憶手段をも兼用する。
The power failure flag is turned on = "1" when the output level of the power failure detection circuit 8 is "L", and is reset to off = "0" when the power is restored in simultaneous recovery mode, and is reset to off = "0" in confirmation recovery mode. If the power is restored in , it will be reset only when the output sending flag turns on. As will be clear from the explanation of the operation described later, in this embodiment, the power failure flag also serves as a power recovery storage means.

次に、このプログラムタイマの動作を説明す
る。
Next, the operation of this program timer will be explained.

第4図はこのプログラムタイマのメインルーチ
ンを示すフローチヤート、第5図は同プログラム
タイマの割込みサブルーチンを示すフローチヤー
トである。
FIG. 4 is a flowchart showing the main routine of this program timer, and FIG. 5 is a flowchart showing the interrupt subroutine of the program timer.

第5図に示すように、ステツプn30(以下、ス
テツプniを単にniという。)からn35の各処理ステ
ツプからなる割込みサブルーチンが、割込み信号
発生回路3からCPU1に与えられる割込み信号
によつて2.5ms毎に実行される。まず、n30にて
停電検出回路8の出力レベルのチエツクが行わ
れ、その出力レベルが「L」であるときは停電フ
ラグは「1」になり、時刻のカウント処理に移る
(n34、n35、n33)。停電でないときは、各表示処
理、キーボード14のサーチおよび時刻のカウン
ト処理を行う(n31〜n33)。
As shown in FIG. 5, an interrupt subroutine consisting of each processing step from step n30 (hereinafter, step ni is simply referred to as ni) to n35 is executed for 2.5 ms by the interrupt signal given from the interrupt signal generation circuit 3 to the CPU 1. executed every time. First, at n30, the output level of the power outage detection circuit 8 is checked, and when the output level is "L", the power outage flag becomes "1", and the process moves on to time counting (n34, n35, n33). ). When there is no power outage, display processing, keyboard 14 search, and time counting processing are performed (n31 to n33).

メインルーチンでは、第4図に示すように、ま
ず、n1にて、プログラム時刻を誤つて設定して
プログラム時刻と動作時刻とが動作開始と同時に
誤動作しないように、初期設定を行う。そして、
n2において前記割込みサブルーチンで時刻カウ
ントが行われたならば、現在時刻を更新し、更
に、n3で、1分が経過したか否か判断される。
1分経過であれば、n4にて、ユーザーズ・プロ
グラム領域9dに書き込まれたプログラムデータ
のサーチが行われ、曜日、時刻が一致したデータ
はワーキングエリア9aにストアされる(n5)。
1分経過前であれば、後述のn12にジヤンプし、
再たびn2へ戻る。n4のサーチ処理は、全ステツ
プのプログラムデータに対して行われ(n6)、現
在の曜日、時刻に一致したプログラムデータはす
べてn5でワーキングエリア9aにストアされ
る。次に、n7にて、停電発生有無のチエツクが
行われる。停電中であれば停電フラグの状態をチ
エツクし、フラグが「0」の時は、この停電フラ
グを「1」にセツトし、全出力ポートをオフ状態
にした後(n15〜n17)、n2にジヤンプする。全出
力ポートをオフ状態にするのは、停電時の消費電
力を小さくするためである。
In the main routine, as shown in FIG. 4, first, at n1, initial settings are performed to prevent the program time from being erroneously set and the program time and operation time to malfunction at the same time as the start of the operation. and,
If the time is counted in the interrupt subroutine at n2, the current time is updated, and further, at n3, it is determined whether one minute has elapsed.
If one minute has elapsed, a search is made for program data written in the user's program area 9d at n4, and data with matching day of the week and time is stored in the working area 9a (n5).
If before 1 minute has passed, jump to n12 described below,
Return to n2 again. The search process at n4 is performed on the program data of all steps (n6), and all program data matching the current day of the week and time are stored in the working area 9a at n5. Next, at n7, a check is made to see if a power outage has occurred. If there is a power outage, check the status of the power outage flag, and if the flag is "0", set this power outage flag to "1", turn off all output ports (n15 to n17), and then switch to n2. Jump. The purpose of turning off all output ports is to reduce power consumption during a power outage.

n7にて、停電でないときはn8に移り、モード
選択スイツチ7によつて同時復帰モードに設定さ
れているか否か判断される。モード選択スイツチ
7がオフされ、同時復帰モードが選択設定されて
いる場合は、n9に進む。停電発生のない通常時
には、n9からn11に移つて出力処理が行われる。
n9で停電フラグが「1」であるときは電源復帰
の状態であるから、n10にて停電フラグをリセツ
トするとともに、各表示部を点灯する。この後、
ワーキングエリア9aにストアされたデータに基
づいて、外部に出力を送り出す(n11)。
At n7, if there is no power outage, the process moves to n8, where it is determined by the mode selection switch 7 whether or not the simultaneous recovery mode is set. If the mode selection switch 7 is turned off and the simultaneous return mode is selected and set, proceed to n9. During normal times when there is no power outage, output processing is performed from n9 to n11.
When the power failure flag is "1" at n9, the power has been restored, so the power failure flag is reset at n10 and each display section is turned on. After this,
Based on the data stored in the working area 9a, output is sent to the outside (n11).

n8において、モード選択スイツチ7がオンさ
れ、確認復帰モードが選択設定されている場合
は、n18にて停電フラグが「1」になつているか
否か判定される。停電発生がないときは停電フラ
グが「0」であるからn11に移り、通常の出力処
理を行う。また、n18で停電フラグが「1」であ
ればn18での判断時点がn18からn19へと進む。す
なわちn18の段階では、停電フラグは電源復帰記
憶手段を構成する。電源復帰状態であることを意
味するから、n19は電源復帰表示の点灯有無を判
定するステツプであるが、n7→n8→n18→n19と
移行してきた段階では表示されていないからn19
→n22へと進む。n22では電源復帰状態であるこ
とを外部に報知するために、電源復帰状態表示回
路(図示せず)の起動処理を行い、曜日表示部1
1で点滅表示させてn12に進む。この電源復帰表
示により操作者は停電後の電源復帰状態であるこ
とを認識でき、停電中の負荷の状態や停電時間を
考慮して出出送出の許否を判断する。n12で、何
れのキー入力操作も行われないときはn2にジヤ
ンプし、出力送出以外のキー操作が行われたとき
はn13→n14に移りそのキー操作に対する処理を
行つてn2にジヤンプする。また、「出力」キーが
押され、電源復帰時の出力送出の指示がされたな
らばn13→n23に移つて出力送出フラグが「1」
にセツトされ、n18にジヤンプする。以下、n18
→n19→n20→n21に進み、出力送出フラグおよび
停電フラグがリセツトされるとともに電源復帰表
示が消灯され、更に曜日表示部11に現在の曜日
が表示された後、n11にジヤンプし、出力処理が
行われる。このときのn11では、「出力」キー1
4aが押された出力送出指示時刻に一致する時刻
のプログラムが実行される。なお、以上の処理に
おいて、n18は電源復帰状態にあるかどうかを判
定するステツプを構成し、n20は出力送出設定状
態にあるかどうかを判定するステツプを構成す
る。
At n8, if the mode selection switch 7 is turned on and the confirmation recovery mode is selected and set, it is determined at n18 whether the power outage flag is set to "1". When there is no power outage, the power outage flag is "0", so the process moves to n11 and normal output processing is performed. Further, if the power outage flag is "1" at n18, the judgment point at n18 advances from n18 to n19. That is, at the stage n18, the power failure flag constitutes a power recovery storage means. Since it means that the power is restored, n19 is a step to determine whether the power restoration display is lit or not, but it is not displayed at the stage of transition from n7 → n8 → n18 → n19, so n19
→Proceed to n22. In n22, in order to notify the outside that the power has been restored, a power restoration state display circuit (not shown) is activated, and the day of the week display section 1
Press 1 to make the display blink and proceed to n12. This power recovery display allows the operator to recognize that the power has been restored after a power outage, and determines whether or not to send out or send out, taking into account the state of the load during the power outage and the duration of the power outage. When no key input operation is performed at n12, the process jumps to n2, and when a key operation other than output transmission is performed, the process moves to n13→n14, processes for that key operation, and jumps to n2. Also, if the "output" key is pressed and an instruction is given to send output when the power is restored, the process moves from n13 to n23 and the output sending flag becomes "1".
is set to n18. Below, n18
→n19→n20→n21, the output sending flag and power failure flag are reset, the power recovery display is turned off, the current day of the week is displayed on the day of the week display section 11, and then the program jumps to n11, where the output processing begins. It will be done. At this time, on n11, "output" key 1
The program at the time corresponding to the output sending instruction time when 4a was pressed is executed. In the above processing, n18 constitutes a step for determining whether or not the power supply is restored, and n20 constitutes a step for determining whether or not the output transmission setting state is established.

このように、確認復帰モードにすれば、電源復
帰時において、出力送出指示が「出力」キー14
aにより入力されない限り、負荷への出力送出が
行われないので、電源復帰後にプログラムが自動
的にそのまま実行されるのを防止できる。したが
つて、停電発生により処理手順が変わるような化
学プラント等に用いた時、停電後に操作者の判断
によつて適切な措置を行うことが可能となる。ま
た、この実施例では、特に電源復帰状態を表示状
態で確認できる構成にしているため、電源復帰後
に迅速に対処できる利点もある。さらに、外部に
何ら回路手段を付加することのない簡単な構成で
あり、低価格で、かつ小型化できる利点も有す
る。
In this way, if the confirmation return mode is set, the output sending instruction will be sent to the "output" key 14 when the power is restored.
Since no output is sent to the load unless input by a, it is possible to prevent the program from being automatically executed as is after the power is restored. Therefore, when used in a chemical plant or the like where processing procedures change due to a power outage, it becomes possible to take appropriate measures at the discretion of the operator after a power outage. In addition, this embodiment has a configuration in which the power restoration state can be checked on the display, so there is an advantage that it is possible to quickly take action after the power is restored. Furthermore, it has the advantage of having a simple configuration without adding any external circuit means, being inexpensive, and capable of being miniaturized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例のプログラムタイマ
のブロツク図、第2図Aは同プログラムタイマの
前面パネルを示す正面図、第2図Bは同プログラ
ムタイマの後部パネルを示す背面図、第3図は同
プログラムタイマのRAM9のユーザーズ・プロ
グラム領域の記憶内容を示す図、第4図は同プロ
グラムタイマのメインルーチンを示すフローチヤ
ート、第5図は同プログラムタイマの割込みサブ
ルーチンを示すフローチヤートである。 8…停電検出回路、9…RAM、14…キーボ
ード、14a…「出力」キー(出力送出指示手
段)。
FIG. 1 is a block diagram of a program timer according to an embodiment of the present invention, FIG. 2A is a front view showing the front panel of the program timer, FIG. 2B is a rear view showing the rear panel of the program timer, and FIG. The figure shows the memory contents of the user's program area of RAM 9 of the program timer, Figure 4 is a flowchart showing the main routine of the program timer, and Figure 5 is a flowchart showing the interrupt subroutine of the program timer. . 8... Power failure detection circuit, 9... RAM, 14... Keyboard, 14a... "Output" key (output sending instruction means).

Claims (1)

【特許請求の範囲】[Claims] 1 時刻を計時し、あらかじめプログラムした曜
日、時刻と、計時した曜日、時刻とが一致した
時、その一致プログラムに対応する負荷の駆動、
停止等の制御を行うプログラムタイマにおいて、
停電後の電源復帰状態を記憶する電源復帰記憶手
段と、電源復帰時の時刻とプログラム時刻とが一
致する特定負荷に対し出力の送出有無を指示する
指示手段と、電源復帰後に前記電源復帰記憶手段
の記憶内容と前記指示手段の設定状態とを判定す
る手段とを有し、電源復帰状態において、出力送
出設定状態にあるときだけ前記特定負荷を駆動す
るようにしたプログラムタイマ。
1. When the time is measured and the pre-programmed day of the week and time match the measured day of the week and time, drive the load corresponding to the matching program,
In the program timer that controls stop etc.
A power recovery storage means for storing a power restoration state after a power outage, an instruction means for instructing whether or not to send an output to a specific load whose time at power restoration coincides with a program time, and said power restoration storage means after power restoration. and a means for determining the stored contents of the instruction means and the setting state of the instruction means, and the program timer is configured to drive the specific load only when the output is set in the output sending setting state in the power supply recovery state.
JP11957182A 1982-07-08 1982-07-08 Program timer Granted JPS599583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11957182A JPS599583A (en) 1982-07-08 1982-07-08 Program timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11957182A JPS599583A (en) 1982-07-08 1982-07-08 Program timer

Publications (2)

Publication Number Publication Date
JPS599583A JPS599583A (en) 1984-01-18
JPS6214799B2 true JPS6214799B2 (en) 1987-04-03

Family

ID=14764634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11957182A Granted JPS599583A (en) 1982-07-08 1982-07-08 Program timer

Country Status (1)

Country Link
JP (1) JPS599583A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159799A (en) * 1984-08-30 1986-03-27 富士通株式会社 Radio transceiver containing device

Also Published As

Publication number Publication date
JPS599583A (en) 1984-01-18

Similar Documents

Publication Publication Date Title
US5801964A (en) Electronic monitoring apparatus for cyclic machines
EP0660515B1 (en) Remote control devices for electronic appliances
DE8815765U1 (en) Autonomous radio clock
JPS6214799B2 (en)
EP0308880B1 (en) Autonomous radio clock
US4379339A (en) Electronic timer
EP0703516B1 (en) Programmable electronic device for the control of irrigation systems
JP2701264B2 (en) Numeric setting device
JPS6218880B2 (en)
JPH037963B2 (en)
JPH0315849B2 (en)
KR100508633B1 (en) Time count watch
JPS6236560B2 (en)
JPH0648302B2 (en) Time switch
KR200320663Y1 (en) Time count watch
JPS6236563B2 (en)
JP3088684B2 (en) Reservation program timer
JPH0258624B2 (en)
JPS5739434A (en) Program reloading system
JPS638481B2 (en)
JP2001281370A (en) Electronic apparatus having power source-off function
JP2639047B2 (en) Timer control device
JPS6215159B2 (en)
JPH0450705Y2 (en)
JPS6145509Y2 (en)