JPS6217385B2 - - Google Patents
Info
- Publication number
- JPS6217385B2 JPS6217385B2 JP54153603A JP15360379A JPS6217385B2 JP S6217385 B2 JPS6217385 B2 JP S6217385B2 JP 54153603 A JP54153603 A JP 54153603A JP 15360379 A JP15360379 A JP 15360379A JP S6217385 B2 JPS6217385 B2 JP S6217385B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- layer
- oxide film
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明はI2L（Integrated Injection Logic）
ゲートを集積してなる半導体集積回路に関する。
ゲートを集積してなる半導体集積回路に関する。
I2Lはいわゆる逆構造形のバーテイカルトラン
ジスタと、このトランジスタのベースをコレクタ
とする上記トランジスタとは相補形のラテラルト
ランジスタとの複合構造をもつた論理素子であ
る。
ジスタと、このトランジスタのベースをコレクタ
とする上記トランジスタとは相補形のラテラルト
ランジスタとの複合構造をもつた論理素子であ
る。
この論理素子はラテラルトランジスタが前記逆
構造バーテイカルトランジスタのベースに電荷を
注入するインジエクタとして作用し、逆構造バー
テイカルトランジスタがインバータとして動作す
るものである。従つて論理振幅が小さく、高速且
つ低消費電力の動作が可能な素子として近年注目
されている。また、素子間分離が不必要なので集
積度が高く、大規模集積回路への応用に適してい
る。さらにI2Lは、バイポーラプロセス技術であ
ることから、同一チツプ上に容易に他のバイポー
ラ回路、たとえばリニア回路やECL回路を共存
させることができ、複合機能集積回路が実現でき
る。
構造バーテイカルトランジスタのベースに電荷を
注入するインジエクタとして作用し、逆構造バー
テイカルトランジスタがインバータとして動作す
るものである。従つて論理振幅が小さく、高速且
つ低消費電力の動作が可能な素子として近年注目
されている。また、素子間分離が不必要なので集
積度が高く、大規模集積回路への応用に適してい
る。さらにI2Lは、バイポーラプロセス技術であ
ることから、同一チツプ上に容易に他のバイポー
ラ回路、たとえばリニア回路やECL回路を共存
させることができ、複合機能集積回路が実現でき
る。
このようなI2Lを高速動作させるための方法に
ついては多くの研究がなされているが、スイツチ
ングトランジスタのエミツタ及びベース領域に蓄
積されている少数キヤリアを前段のスイツチング
トランジスタがシンクする時間、いわゆる少数キ
ヤリアの蓄積時間を小さくすることが重要である
という説明が、たとえば、IEEE Journal of
Solid―State Circuits、Vol.SC―14、No.２、
April 1979、第327〜336頁でなされている。
ついては多くの研究がなされているが、スイツチ
ングトランジスタのエミツタ及びベース領域に蓄
積されている少数キヤリアを前段のスイツチング
トランジスタがシンクする時間、いわゆる少数キ
ヤリアの蓄積時間を小さくすることが重要である
という説明が、たとえば、IEEE Journal of
Solid―State Circuits、Vol.SC―14、No.２、
April 1979、第327〜336頁でなされている。
この少数キヤリアの蓄積を少なくするために
は、エピタキシヤル半導体層及びエミツタ層の濃
度プロフアイルを最適化することに加えて、少数
キヤリアの蓄積される領域を必要最少限にするこ
とが効果的である。その方法として第１図に示す
ような構造が考えられる。１はＰ型シリコン基
板、２はＮ型高不純物濃度埋込み層、３はＮ型エ
ピタキシヤル層、４はシリコン酸化膜、５はＰ型
領域、６はＮ型高不純物濃度領域、７はポリシリ
コン、８は誘電体、９は酸化膜、１０はメタル配
線である。すなわち、I2Lゲートは誘電体層４に
よりかこまれ、I2Lコレクタn+層６と誘電体層４
が隣接し、外部ベース領域５の面積も最少にして
いる。
は、エピタキシヤル半導体層及びエミツタ層の濃
度プロフアイルを最適化することに加えて、少数
キヤリアの蓄積される領域を必要最少限にするこ
とが効果的である。その方法として第１図に示す
ような構造が考えられる。１はＰ型シリコン基
板、２はＮ型高不純物濃度埋込み層、３はＮ型エ
ピタキシヤル層、４はシリコン酸化膜、５はＰ型
領域、６はＮ型高不純物濃度領域、７はポリシリ
コン、８は誘電体、９は酸化膜、１０はメタル配
線である。すなわち、I2Lゲートは誘電体層４に
よりかこまれ、I2Lコレクタn+層６と誘電体層４
が隣接し、外部ベース領域５の面積も最少にして
いる。
このような構造では、低抵抗の外部ベース領域
５は、コレクタ領域６により分断されており、イ
ンジエクタから注入された電荷は、インジエクタ
から遠いコレクタ直下のベース層まで十分に到達
しえないが、第２図に示されているように、各コ
レクタ６に近接してベースコンタクトホール３０
を形成し、金属配線１０で相互接続することによ
り上記問題は解決される。この場合、コレクタ
n+層６の拡散源及びその相互接続にポリシリコ
ン層７を用い、ベースコンタクトの相互接続のた
めの金属配線１０とは立体交差させる。この構造
によれば、コレクタ６面積に比較して、ベース面
積を小さくできるので、I2Lのスイツチング時間
を速くできる。
５は、コレクタ領域６により分断されており、イ
ンジエクタから注入された電荷は、インジエクタ
から遠いコレクタ直下のベース層まで十分に到達
しえないが、第２図に示されているように、各コ
レクタ６に近接してベースコンタクトホール３０
を形成し、金属配線１０で相互接続することによ
り上記問題は解決される。この場合、コレクタ
n+層６の拡散源及びその相互接続にポリシリコ
ン層７を用い、ベースコンタクトの相互接続のた
めの金属配線１０とは立体交差させる。この構造
によれば、コレクタ６面積に比較して、ベース面
積を小さくできるので、I2Lのスイツチング時間
を速くできる。
このような構造のI2Lにおいて、ベースコンタ
クトホール３０をポリシリコン層７に対して自己
整合的に開口することができる。たとえば、N+
ポリシリコン層７と、Ｐ型ベース層５とは、酸化
速度が低温で大きく異なることを利用すれば、ま
ず基板上の全体を酸化した後、酸化膜層のうすい
Ｐ型ベース５上のみをエツチングで露出できる。
ところで、この方法において、開口したベースコ
ンタクトホール３０領域がn+コレクタ拡散層６
と接触し、ベース―コレクタ間リークの原因とな
る可能性がある。たとえば、ベースコンタクトホ
ール３０の開口時のオーバーエツチング等がこの
原因となりうる。
クトホール３０をポリシリコン層７に対して自己
整合的に開口することができる。たとえば、N+
ポリシリコン層７と、Ｐ型ベース層５とは、酸化
速度が低温で大きく異なることを利用すれば、ま
ず基板上の全体を酸化した後、酸化膜層のうすい
Ｐ型ベース５上のみをエツチングで露出できる。
ところで、この方法において、開口したベースコ
ンタクトホール３０領域がn+コレクタ拡散層６
と接触し、ベース―コレクタ間リークの原因とな
る可能性がある。たとえば、ベースコンタクトホ
ール３０の開口時のオーバーエツチング等がこの
原因となりうる。
本発明は上記した点に鑑みてなされたものであ
り、I2Lコレクタ層拡散源もしくはコレクタ接続
配線に用いるN+ポリシリコンと自己整合的にベ
ースコンタクトホールを形成して、I2Lゲートの
外部ベース領域を最少限にすることにより、I2L
のスイツチングスピードを向上させる場合におい
て、コレクタ―ベース間のリーク電流の発生を防
止することにより再現性を向上させた半導体集積
回路の製造方法を提供するものである。
り、I2Lコレクタ層拡散源もしくはコレクタ接続
配線に用いるN+ポリシリコンと自己整合的にベ
ースコンタクトホールを形成して、I2Lゲートの
外部ベース領域を最少限にすることにより、I2L
のスイツチングスピードを向上させる場合におい
て、コレクタ―ベース間のリーク電流の発生を防
止することにより再現性を向上させた半導体集積
回路の製造方法を提供するものである。
この発明の骨子は、自己整合的に開口したI2L
スイツチングトランジスタのベースコンタクトホ
ール領域に、アクセプタ不純物をイオンインプラ
ンテーシヨンにより注入し、前記ベース開口部に
Ｐ型高不純物濃度領域を形成することにより、そ
の後の工程で開口部上に設ける金属配線が前記ト
ランジスタのＮ型領域と接触事故を起すことを防
いだものである。
スイツチングトランジスタのベースコンタクトホ
ール領域に、アクセプタ不純物をイオンインプラ
ンテーシヨンにより注入し、前記ベース開口部に
Ｐ型高不純物濃度領域を形成することにより、そ
の後の工程で開口部上に設ける金属配線が前記ト
ランジスタのＮ型領域と接触事故を起すことを防
いだものである。
以下この発明の一実施例を図面を参照して説明
する。
する。
先づ第３図に示すように、Ｐ型シリコン基板１
にＮ型高不純物濃度層２及びＮ型エピタキシヤル
層３を形成し、さらに選択酸化しフイールド酸化
膜４を形成する。そして拡散マスクとなる誘電体
層８を設け、拡散によりI2Lのインジエクタ及び
ベース層となるＰ型半導体層５を形成し、その上
に砒素をドープした多結晶シリコン層７を選択的
に設ける。
にＮ型高不純物濃度層２及びＮ型エピタキシヤル
層３を形成し、さらに選択酸化しフイールド酸化
膜４を形成する。そして拡散マスクとなる誘電体
層８を設け、拡散によりI2Lのインジエクタ及び
ベース層となるＰ型半導体層５を形成し、その上
に砒素をドープした多結晶シリコン層７を選択的
に設ける。
次に半導体層５（半導体領域）及び多結晶シリ
コン層７を酸化した後の断面を第４図に示す。こ
の多結晶シリコン層７は、I2Ln+コレクタ層を形
成するための拡散源として用い、たとえば、砒素
が1021／cm3以上ドープされている。このため、低
温でウエツト酸化すると、n+多結晶層７の酸化
速度は、Ｐ型半導体層５上の酸化速度よりも１桁
以上速くでき、たとえば、n+多結晶層７上の酸
化膜厚を3000Å、Ｐ型半導体層５上の酸化膜厚を
300Å程度にすることができる。
コン層７を酸化した後の断面を第４図に示す。こ
の多結晶シリコン層７は、I2Ln+コレクタ層を形
成するための拡散源として用い、たとえば、砒素
が1021／cm3以上ドープされている。このため、低
温でウエツト酸化すると、n+多結晶層７の酸化
速度は、Ｐ型半導体層５上の酸化速度よりも１桁
以上速くでき、たとえば、n+多結晶層７上の酸
化膜厚を3000Å、Ｐ型半導体層５上の酸化膜厚を
300Å程度にすることができる。
次に第５図に示されているように、ホウ素をイ
オンインプランテーシヨンにより半導体層５中に
ドープする。このドーピングは酸化膜厚のうすい
部分の直下の半導体層にのみ自己整合的になされ
る。次に第６図に示すように、スランピング工程
により、イオンインプランテーシヨンによりドー
プしたホウ素によりP+半導体領域１１を形成す
ると同時に砒素をドープした多結晶シリコン層７
により砒素を拡散したn+コレクタ領域６を形成
する。次に酸化膜エツチング工程により、酸化膜
厚のうすいP+型半導体層５上のみを自己整合的
に開口し、アルミニウム金属配線１０を設ける。
この様子を第７図に示す。この工程により形成さ
れたI2Lゲートの平面パターン図は第２図と同様
である。コレクタ配線はn+多結晶シリコン層７
により形成される。
オンインプランテーシヨンにより半導体層５中に
ドープする。このドーピングは酸化膜厚のうすい
部分の直下の半導体層にのみ自己整合的になされ
る。次に第６図に示すように、スランピング工程
により、イオンインプランテーシヨンによりドー
プしたホウ素によりP+半導体領域１１を形成す
ると同時に砒素をドープした多結晶シリコン層７
により砒素を拡散したn+コレクタ領域６を形成
する。次に酸化膜エツチング工程により、酸化膜
厚のうすいP+型半導体層５上のみを自己整合的
に開口し、アルミニウム金属配線１０を設ける。
この様子を第７図に示す。この工程により形成さ
れたI2Lゲートの平面パターン図は第２図と同様
である。コレクタ配線はn+多結晶シリコン層７
により形成される。
ところで前記コンタクトホール３０を形成する
に当つて、酸化膜９のP+型半導体層上の薄い酸
化膜部分をエツチング除去する際、上記酸化膜の
厚い部分と薄い部分との境界近傍がオーバエツチ
され易く、前記P+半導体層１１を設けない場合
は、ベース層５とコレクタ領域６との間のPN接
合端部が露出され、金属配線１０により、ベース
層５とコレクタ領域６とのシヨートもしくはリー
ク電流の発生が起きやすくなる。しかしながら、
以上の工程におけるように、前記P+半導体層１
１を設けたことにより、コレクタ領域６の横方向
拡散距離を小さく押え、P+半導体層１１（ベー
ス層の表面部を構成する）とコレクタ領域６との
PN接合端が多結晶シリコン層７表面の酸化膜９
の厚い部分内に確実に終端する。従つてI2Lのベ
ースとコレクタのシヨートもしくはリーク電流の
発生を防止でき、この工程によるI2Lを歩留りよ
く製造できる。
に当つて、酸化膜９のP+型半導体層上の薄い酸
化膜部分をエツチング除去する際、上記酸化膜の
厚い部分と薄い部分との境界近傍がオーバエツチ
され易く、前記P+半導体層１１を設けない場合
は、ベース層５とコレクタ領域６との間のPN接
合端部が露出され、金属配線１０により、ベース
層５とコレクタ領域６とのシヨートもしくはリー
ク電流の発生が起きやすくなる。しかしながら、
以上の工程におけるように、前記P+半導体層１
１を設けたことにより、コレクタ領域６の横方向
拡散距離を小さく押え、P+半導体層１１（ベー
ス層の表面部を構成する）とコレクタ領域６との
PN接合端が多結晶シリコン層７表面の酸化膜９
の厚い部分内に確実に終端する。従つてI2Lのベ
ースとコレクタのシヨートもしくはリーク電流の
発生を防止でき、この工程によるI2Lを歩留りよ
く製造できる。
第８図は、上記実施例により作られたI2Lリン
グオシレータによる電力―遅延曲線である。伝播
遅延速度ｔpdは最小値で1nsec以下であり、従来
のI2Lに比べ、きわめて高速である。
グオシレータによる電力―遅延曲線である。伝播
遅延速度ｔpdは最小値で1nsec以下であり、従来
のI2Lに比べ、きわめて高速である。
以上本発明により、きわめて高速のI2Lを、コ
レクタとベースのシヨートを防いで歩留りよく製
造できる。
レクタとベースのシヨートを防いで歩留りよく製
造できる。
尚、上述した実施例では、砒素ドープ多結晶シ
リコンを用いたが、リンなど他のアクセプタ不純
物をドープした多結晶シリコンを用いてもよい。
また、その酸化条件も、ウエツト酸化のみに限ら
ず、ドライ酸化でおこなつても可能である。
リコンを用いたが、リンなど他のアクセプタ不純
物をドープした多結晶シリコンを用いてもよい。
また、その酸化条件も、ウエツト酸化のみに限ら
ず、ドライ酸化でおこなつても可能である。
第１図は、IILゲートの断面図、第２図は同平
面図である。第３図〜第７図は本発明の一実施例
の各製造工程に於けるIILゲート断面図、第８図
は本発明により製造されたIILゲートのゲート当
りのインジエクタ電流と伝播遅延速度の関係を示
す特性図である。 第１図〜第７図において、１…Ｐ型シリコン基
板、２…N+埋込み層、３…Ｎエピタキシヤル
層、４…シリコン酸化膜、５…Ｐ層、６…N+
層、７…N+ポリシリコン、８…誘電体層、９…
シリコン及びN+ポリシリコン酸化膜、１０…メ
タル配線、１１…P+層。
面図である。第３図〜第７図は本発明の一実施例
の各製造工程に於けるIILゲート断面図、第８図
は本発明により製造されたIILゲートのゲート当
りのインジエクタ電流と伝播遅延速度の関係を示
す特性図である。 第１図〜第７図において、１…Ｐ型シリコン基
板、２…N+埋込み層、３…Ｎエピタキシヤル
層、４…シリコン酸化膜、５…Ｐ層、６…N+
層、７…N+ポリシリコン、８…誘電体層、９…
シリコン及びN+ポリシリコン酸化膜、１０…メ
タル配線、１１…P+層。
Claims (1)
- 【特許請求の範囲】 １ 一導電型単結晶半導体層の素子形成予定領域
の一部表面から内部にかけて反対導電型領域を形
成する工程と、この反対導電型領域の一部に一導
電型の不純物を含む多結晶シリコン層からなる第
１配線を形成する工程と、前記多結晶シリコン層
表面及び反対導電型領域表面を酸化させて、この
多結晶シリコン層の表面に厚い第１酸化膜を形成
し、反対導電型領域表面に薄い第２酸化膜を形成
する工程と、前記第２酸化膜を通して前記反対導
電型領域にこれと同導電型不純物をイオン注入し
て反対導電型の高不純物濃度領域を形成する工程
と、前記多結晶シリコン層を拡散源として一導電
型の不純物を前記反対導電型領域に導入して一導
電型領域を形成する工程と、前記高不純物濃度領
域の表面を露出させる程度のエツチングを施して
第２酸化膜を除去し、第１酸化膜を残存させる工
程と、前記高不純物濃度領域に接続されかつ前記
第１配線層上に残存する第１酸化膜を介して延在
された第２配線を形成する工程とを具備してなる
半導体集積回路の製造方法。 ２ 前記一導電型半導体層はIILゲートのNPNト
ランジスタのエミツタ、反対導電型領域は前記
NPNトランジスタのベースを構成し、前記多結
晶シリコン層からの不純物導入により形成された
前記一導電型領域は前記NPNトランジスタのコ
レクタを構成することを特徴とする特許請求の範
囲第１項記載の半導体集積回路の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360379A JPS5676563A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor integrated circuit |
| US06/210,759 US4404737A (en) | 1979-11-29 | 1980-11-28 | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching |
| EP80304302A EP0030147B1 (en) | 1979-11-29 | 1980-11-28 | Method for manufacturing a semiconductor integrated circuit |
| DE8080304302T DE3063191D1 (en) | 1979-11-29 | 1980-11-28 | Method for manufacturing a semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15360379A JPS5676563A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676563A JPS5676563A (en) | 1981-06-24 |
| JPS6217385B2 true JPS6217385B2 (ja) | 1987-04-17 |
Family
ID=15566087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15360379A Granted JPS5676563A (en) | 1979-11-29 | 1979-11-29 | Manufacture of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5676563A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586163A (ja) * | 1981-07-03 | 1983-01-13 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242670B2 (ja) * | 1973-12-12 | 1977-10-26 | ||
| JPS52117579A (en) * | 1976-03-30 | 1977-10-03 | Nec Corp | Semiconductor device |
| JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
| JPS53142196A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Bipolar type semiconductor device |
| JPS5852352B2 (ja) * | 1977-12-14 | 1983-11-22 | 日本電信電話株式会社 | 電界効果型トランジスタの製法 |
-
1979
- 1979-11-29 JP JP15360379A patent/JPS5676563A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676563A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433470A (en) | Method for manufacturing semiconductor device utilizing selective etching and diffusion | |
| US3962717A (en) | Oxide isolated integrated injection logic with selective guard ring | |
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5163178A (en) | Semiconductor device having enhanced impurity concentration profile | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| EP0021403B1 (en) | Self-aligned semiconductor circuits | |
| US4539742A (en) | Semiconductor device and method for manufacturing the same | |
| US3993513A (en) | Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| JPH0241170B2 (ja) | ||
| KR940008566B1 (ko) | 반도체장치의 제조방법 | |
| US4149906A (en) | Process for fabrication of merged transistor logic (MTL) cells | |
| US4724221A (en) | High-speed, low-power-dissipation integrated circuits | |
| JPS5936432B2 (ja) | 半導体装置の製造方法 | |
| EP0034341B1 (en) | Method for manufacturing a semiconductor device | |
| GB1420676A (en) | Semiconductor devices | |
| JPH0582986B2 (ja) | ||
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPS6217385B2 (ja) | ||
| JPS6217384B2 (ja) | ||
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| JPS6217386B2 (ja) | ||
| JP2886858B2 (ja) | 集積回路 |