JPS62178018A - Integration type analog-digital converter - Google Patents
Integration type analog-digital converterInfo
- Publication number
- JPS62178018A JPS62178018A JP1799886A JP1799886A JPS62178018A JP S62178018 A JPS62178018 A JP S62178018A JP 1799886 A JP1799886 A JP 1799886A JP 1799886 A JP1799886 A JP 1799886A JP S62178018 A JPS62178018 A JP S62178018A
- Authority
- JP
- Japan
- Prior art keywords
- integrating
- resistor
- switch
- changing
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積分型A/D変換器、特に積分器に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an integral type A/D converter, particularly an integrator.
従来、積分型A/D変換器は、逐次比較型等のものに比
べて構成が簡単であり、また高精度の測定が容易に実施
できるため、比較的低速のA/D変換手段として広く使
用されており、マイクロプロセッサを用いた制御系にお
いても応用されている。Conventionally, integral type A/D converters have been widely used as relatively low-speed A/D conversion means because they have a simpler configuration than successive approximation types and can easily perform high-precision measurements. It has also been applied to control systems using microprocessors.
ところで、′この聞分型のA/D変換方式では、測定レ
ンジ、又は測定分解能の切換えは、積分開始電圧及び4
i1分時定数を変更する必要があり、第5図に示すよう
に、積分用オペアンプ2の出力端子2aと反転端子2b
との間に積分コンデンサ3を並列にして設け、該反転端
子2.bからは、並列に配設した積分抵抗4′、4″を
切り換えるスイッチ5を介して基準電位Vccに導いて
おり、さらに、非反転端子2Cからは、切換スイッチ6
を介し、分圧抵抗7′、又は7″を経てそれぞれアース
して積分器1を構成することにより、前記レンジ、又は
分解能の切換えが実現されていた。By the way, in this fractional A/D conversion method, switching of the measurement range or measurement resolution is performed using the integration start voltage and 4
It is necessary to change the i1 minute time constant, and as shown in FIG.
An integrating capacitor 3 is provided in parallel between the inverting terminals 2 and 2. b is led to the reference potential Vcc via a switch 5 that switches integrating resistors 4' and 4'' arranged in parallel, and furthermore, a changeover switch 6 is connected from the non-inverting terminal 2C.
By configuring the integrator 1 by grounding the integrator 1 through the voltage dividing resistor 7' or 7'', the range or resolution can be changed.
そして、積分型A/D変換器としては、例えば第2図に
示す構成のものがあり、作用を含めて説明すると、入力
信号Aは、増幅器8により増幅レベルシフトされた信号
りとなりコンパレータ9に入力され、一方、他の入力端
子には積分器1の出力信号Eが人力されている。今、出
力端子2aと反転端子2bとの短絡線上に微少な放電抵
抗10とともに設けられたリセットスイッチ11がON
であるときは、前記出力端子2aと反転端子2bとは短
絡しているで、積分コンデンサ3は放電状態となってお
り、出力Eは、非反転端子2cから基準電位Vccへ導
かれる間に設けられた分圧抵抗12’及びアースへ導か
れる間にある分圧抵抗12″により決定される積分開始
電圧となっている(第3図に示す時刻to −tl の
区間)。As an integral type A/D converter, for example, there is one having the configuration shown in FIG. On the other hand, the output signal E of the integrator 1 is input manually to the other input terminal. Now, the reset switch 11, which is provided with a minute discharge resistor 10 on the short circuit line between the output terminal 2a and the inversion terminal 2b, is turned on.
When , the output terminal 2a and the inverting terminal 2b are short-circuited, the integrating capacitor 3 is in a discharged state, and the output E is connected between the non-inverting terminal 2c and the reference potential Vcc. The integration start voltage is determined by the voltage dividing resistor 12' connected to the voltage dividing resistor 12' and the voltage dividing resistor 12'' which is connected to the ground (time period to -tl shown in FIG. 3).
そして、リセットスイッチ11が信号CによりOFFに
なると、反転端子2bからVccへ導かれる間に設けら
れた積分抵抗13と積分コンデンサ3とにより積分が開
始され、第3図に示すように時刻t1において、信号E
はランプ波形となり(時刻t+ 〜t2の間)、コンパ
レータ9において前記信号りと比較される。時刻t2を
過ぎて、両者E、Dの大小関係が逆転すると、コンパレ
ータ9の出力信号Bは反転する。次いでリセットスイッ
チ11がONに復帰する(時刻t3)ことにより、積分
コンデンサ3はリセットされ、信号E。Then, when the reset switch 11 is turned OFF by the signal C, integration is started by the integrating resistor 13 and the integrating capacitor 3 provided between the inverting terminal 2b and the Vcc, and at time t1 as shown in FIG. , signal E
becomes a ramp waveform (between times t+ and t2), and is compared with the signal 1 in the comparator 9. After time t2, when the magnitude relationship of both E and D is reversed, the output signal B of the comparator 9 is inverted. Then, when the reset switch 11 returns to ON (time t3), the integrating capacitor 3 is reset and the signal E is output.
は積分開始電圧に戻る。returns to the integration start voltage.
ところで、前述のリセットスイッチ11をOFFにして
から、コンパレータ9の出力信号Bが反転するまでの時
間Tは、出力信号Aの電圧に依存しているため、該時間
Tの間を一定の繰返しパルス信号のパルスをカウントす
ることで入力信号AはA/D変換されることになる。By the way, the time T from when the reset switch 11 is turned off until the output signal B of the comparator 9 is inverted depends on the voltage of the output signal A. The input signal A is A/D converted by counting the pulses of the signal.
A/D変換の分解能を変換するには、積分時定数を変更
すれば実現できるので、積分抵抗13の定数をスイッチ
等を設けて切り換えればよい。The resolution of A/D conversion can be changed by changing the integration time constant, so the constant of the integration resistor 13 can be changed by providing a switch or the like.
しかしながら、上記の場合、信号Eは第4図(b)に一
点鎖線で示すように、ランプ波形の傾斜が急になり、O
vに対するデータの時間Toが時間T′oに短縮してし
まい、結果的には、オフセットの加わったA/D変換デ
ータとして得られてしまうことがあり、不都合になる場
合があった。そこで、これを解消するには、同図(L)
に一点鎖線で示すように積分開始電圧を高めて時間To
を確保する必要があり、そのため第5図に示す構成を採
用すると、切換スイッチ5,6を同時に操作しなければ
ならないという難点がある。However, in the above case, the slope of the ramp waveform of the signal E becomes steep, as shown by the dashed line in FIG.
The time To of data for v is shortened to the time T'o, and as a result, A/D converted data with an offset added may be obtained, which may be inconvenient. Therefore, in order to solve this problem, see (L) in the same figure.
As shown by the dashed line, the integration start voltage is increased to increase the time To.
Therefore, if the configuration shown in FIG. 5 is adopted, there is a problem in that the changeover switches 5 and 6 must be operated at the same time.
本発明は、庇上の事情に鑑みて、積分器において、時定
数変更用積分抵抗と積分開始電圧の初期値を変更する抵
抗とを直列に接続した両端を、積分用オペアンプの反転
入力端子及び非反転入力端子それぞれに接続するととも
に、前記2つの抵抗の接続点をある基準電圧にスイッチ
により接続する構成とすることにより、この問題点を解
決することを目的としている。In view of the circumstances, the present invention provides an inverting input terminal of an integrating operational amplifier and an inverting input terminal of an integrating operational amplifier in an integrator. The purpose of the present invention is to solve this problem by connecting each of the non-inverting input terminals and connecting the connecting point of the two resistors to a certain reference voltage using a switch.
したがって、前記スイッチ1個により、A/D変換の分
解能及び測定レンジを切り換えることができる。Therefore, the resolution of A/D conversion and the measurement range can be changed using the single switch.
以下、本発明の一実施例を第1図に基づいて説明する。 An embodiment of the present invention will be described below with reference to FIG.
まず、構成を述べる。First, I will explain the configuration.
本実施例における積分器21においては、時定数変更用
積分抵抗22と積分開始電圧変更用抵抗23とを直列に
接続した両端をそれぞれ、積分用オペアンプ2の反転端
子2b及び非反転端子2cに接続し、前記2つの抵抗2
2.23の接続点24とある基準電位Vccとの間をス
イッチ25を介して接続しである。In the integrator 21 in this embodiment, both ends of the time constant changing integrating resistor 22 and the integration start voltage changing resistor 23 connected in series are connected to the inverting terminal 2b and the non-inverting terminal 2c of the integrating operational amplifier 2, respectively. and the two resistors 2
A connection point 24 of 2.23 and a certain reference potential Vcc are connected via a switch 25.
次に、作用を述べる。Next, the effect will be described.
まず、スイッチ25がOFFの状態では、積分用オペア
ンプ2の再入力端子である反転端子2b、非反転端子2
cが同電位なので、時定数変更用積分抵抗22と積分開
始電圧変更用抵抗23とは、積分動作に対して無関係で
ある。First, when the switch 25 is OFF, the inverting terminal 2b, which is the re-input terminal of the integrating operational amplifier 2, and the non-inverting terminal 2b
Since c is at the same potential, the time constant changing integrating resistor 22 and the integration start voltage changing resistor 23 have no relation to the integrating operation.
次に、スイッチ25がONになると、積分抵抗13と時
定数変更用積分抵抗22が並列になるため、時定数は小
さくなり、A/D変換の分解能は低くなり測定レンジは
広がる。しかし、このままでは、前述した第4図(b)
に示した状態となるので、分圧抵抗12′と積分開始電
圧変更用抵抗23とが並列接続されることにより分圧抵
抗比を変更し、積分開始電圧を高めて第4図(a)に示
した状態を実現することができる。Next, when the switch 25 is turned on, the integral resistor 13 and the time constant changing integral resistor 22 are placed in parallel, so the time constant becomes smaller, the resolution of A/D conversion is lowered, and the measurement range is expanded. However, if things continue as they are, the above-mentioned figure 4(b)
Since the state shown in Fig. 4(a) is reached, the voltage dividing resistor 12' and the integration start voltage changing resistor 23 are connected in parallel to change the voltage dividing resistance ratio and increase the integration start voltage. The state shown can be achieved.
なお、スイッチ25を基準電位Vccに接続するだけで
なく、他の一定の基準電位に接続することにより、時定
数を種々変更することも可能である。Note that the time constant can be changed in various ways by connecting the switch 25 not only to the reference potential Vcc but also to another constant reference potential.
以上説明したように本発明は、庇上のような簡単な構成
により、1回のスイッチ操作をもって、A/D変換の測
定レンジをオフセットを生ずることなく実現できるとい
う効果がある。As explained above, the present invention has the advantage that it is possible to realize the measurement range of A/D conversion without causing an offset by using a simple structure such as on an eave and by operating a switch once.
第1図は、本発明の一実施例の構成図、第2図は、従来
の積分型A/D変換器の構成図、第3図は、積分型A/
D変換器の各信号の波形図、第4図は、測定レンジ切換
えの方法による積分波形の比較図で、第4図(a)は、
オフセットを生じない場合の図、第4図(b)は、オフ
セットを生ずる場合の図、第5図は、従来の積分器の一
例を示す構成図である。
2・・・・・・積分用オペアンプ
2b・・・・・・反転端子
2C・・・・・・非反転端子
22・・・・・・時定数変更用積分抵抗23・・・・・
・積分開始電圧変更用抵抗24・・・・・・接続点
25・・・・・・スイッチFIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram of a conventional integral type A/D converter, and FIG. 3 is a block diagram of an integral type A/D converter.
The waveform diagram of each signal of the D converter, Figure 4, is a comparison diagram of the integral waveform according to the measurement range switching method, and Figure 4 (a) is:
FIG. 4(b) is a diagram showing the case where no offset occurs, FIG. 4(b) is a diagram showing the case where an offset occurs, and FIG. 5 is a configuration diagram showing an example of a conventional integrator. 2... Integrating operational amplifier 2b... Inverting terminal 2C... Non-inverting terminal 22... Integrating resistor for time constant change 23...
・Resistance 24 for changing the integration start voltage...Connection point 25...Switch
Claims (1)
変更用積分抵抗と積分開始電圧変更用抵抗との両端を、
積分用オペアンプの反転、非反転端子にそれぞれ接続し
、更に前記両抵抗の接続点と一定の基準電位との間をス
イッチを介して接続したことを特徴とする積分型A/D
変換器。In an integral type A/D converter, both ends of an integrating resistor for changing a time constant and a resistor for changing an integration start voltage connected in series are connected to each other.
An integrating type A/D, which is connected to the inverting and non-inverting terminals of an integrating operational amplifier, and further connected between the connection point of both of the resistors and a constant reference potential via a switch.
converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1799886A JPS62178018A (en) | 1986-01-31 | 1986-01-31 | Integration type analog-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1799886A JPS62178018A (en) | 1986-01-31 | 1986-01-31 | Integration type analog-digital converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62178018A true JPS62178018A (en) | 1987-08-05 |
Family
ID=11959385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1799886A Pending JPS62178018A (en) | 1986-01-31 | 1986-01-31 | Integration type analog-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62178018A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099350A (en) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | Vector control device for induction motor |
| US8159378B2 (en) | 2009-02-17 | 2012-04-17 | Samsung Electronics Co., Ltd. | Analog-to-digital conversion method using RC time constant calibrator and analog-to-digital converter therefor |
-
1986
- 1986-01-31 JP JP1799886A patent/JPS62178018A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099350A (en) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | Vector control device for induction motor |
| US8159378B2 (en) | 2009-02-17 | 2012-04-17 | Samsung Electronics Co., Ltd. | Analog-to-digital conversion method using RC time constant calibrator and analog-to-digital converter therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5972226A (en) | Encoding circuit | |
| JP4301600B2 (en) | Reconstruction filter | |
| JP2509426B2 (en) | Delta-Sigma-Analog / Digital Converter | |
| JPS62178018A (en) | Integration type analog-digital converter | |
| JPH09167965A (en) | Reference voltage generation circuit | |
| JPH0528129U (en) | Double integration type A / D converter | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JPH0578041U (en) | Double integration type A / D converter | |
| JPS62165281A (en) | Integration circuit | |
| JPS62145927A (en) | data conversion device | |
| JPH0795690B2 (en) | A / D converter | |
| JPS6022679Y2 (en) | D/A converter | |
| RU2060586C1 (en) | Voltage-to-time-space changer | |
| SU1008900A1 (en) | Code-to-analogue converter | |
| JPS6016017A (en) | Pulse width voltage converter | |
| JPH0766038B2 (en) | Integrated circuit device | |
| JPS6196811A (en) | signal conversion circuit | |
| JP2841401B2 (en) | Current switch circuit | |
| SU1587633A1 (en) | Analog signal-to-frequency converter with pulse feedback | |
| SU1483638A1 (en) | Voltage-to-time-interval converter | |
| JPH02226326A (en) | Pulse width output device | |
| JPS62155621A (en) | Analog-digital converter | |
| JPS5950612A (en) | Analog-digital converter | |
| JPH06216777A (en) | Oscillation detector | |
| JPH02159122A (en) | Analog to digital signal converter |