JPS6218056B2 - - Google Patents
Info
- Publication number
- JPS6218056B2 JPS6218056B2 JP56136670A JP13667081A JPS6218056B2 JP S6218056 B2 JPS6218056 B2 JP S6218056B2 JP 56136670 A JP56136670 A JP 56136670A JP 13667081 A JP13667081 A JP 13667081A JP S6218056 B2 JPS6218056 B2 JP S6218056B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- function
- address
- processing unit
- instruction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は機能選択方式、特に各々特定の機能を
制御する命令コードを具備する複数の不揮発性メ
モリカードと、それぞれ固有の識別番号を有し、
中央処理装置が挿入された任意の前記不揮発性メ
モリカード内の命令コードをそれぞれ固有の番地
領域で読出し可能とする複数のカード収容スロツ
トとを有する蓄積プログラム制御方式データ処理
装置における機能選択方式に関する。
制御する命令コードを具備する複数の不揮発性メ
モリカードと、それぞれ固有の識別番号を有し、
中央処理装置が挿入された任意の前記不揮発性メ
モリカード内の命令コードをそれぞれ固有の番地
領域で読出し可能とする複数のカード収容スロツ
トとを有する蓄積プログラム制御方式データ処理
装置における機能選択方式に関する。
第１図はこの種の蓄積プログラムデータ処理装
置における従来ある機能選択方式の一例を示す図
である。第１図において、10枚のメモリカード１
―１乃至１―１０には、当該データ処理装置の具
備すべき10種類の機能Ｆ―１乃至Ｆ―１０を制御
するための命令コード群IF―１乃至IF―１０が
それぞれ一機能宛不揮発性メモリ領域に格納され
ている。中央処理装置４は、共通バス３に接続さ
れている一個のカード収容スロツト２に前記メモ
リカード１―１乃至１―１０内の所要のメモリカ
ード１―Ｘ（Ｘは１乃至１０の何れかを示す）を
カード収容スロツト２に挿入することにより、常
に同一の番地領域でメモリカード１―Ｘ内の命令
コード群IF―Ｘを押出し、対応する機能Ｆ―Ｘ
を実現することが出来る。然しかゝる従来ある機
能選択方式においては、同時に一機能しか実現出
来ず、異なる機能を必要とする度にメモリカード
１―Ｘを挿し替える必要があり、運用上不便であ
る。
置における従来ある機能選択方式の一例を示す図
である。第１図において、10枚のメモリカード１
―１乃至１―１０には、当該データ処理装置の具
備すべき10種類の機能Ｆ―１乃至Ｆ―１０を制御
するための命令コード群IF―１乃至IF―１０が
それぞれ一機能宛不揮発性メモリ領域に格納され
ている。中央処理装置４は、共通バス３に接続さ
れている一個のカード収容スロツト２に前記メモ
リカード１―１乃至１―１０内の所要のメモリカ
ード１―Ｘ（Ｘは１乃至１０の何れかを示す）を
カード収容スロツト２に挿入することにより、常
に同一の番地領域でメモリカード１―Ｘ内の命令
コード群IF―Ｘを押出し、対応する機能Ｆ―Ｘ
を実現することが出来る。然しかゝる従来ある機
能選択方式においては、同時に一機能しか実現出
来ず、異なる機能を必要とする度にメモリカード
１―Ｘを挿し替える必要があり、運用上不便であ
る。
次に第２図は前述の次点を除去した従来ある機
能選択方式の他の一例を示す図である。第２図に
おいては、前記10枚のメモリカード１―１乃至１
―１０にそれぞれ専用のカード収容スロツト２―
１乃至２―１０が設けられており、中央処理装置
４は各カード収容スロツト２―１乃至２―１０に
固有の番地領域で、各カード収容スロツト２―１
乃至２―１０に挿入されるメモリカード１―１乃
至１―１０から命令コード群IF―１乃至IF―１
０を抽出することが出来る。従つて、今第２図に
示されるデータ処理装置が機能Ｆ―４およびＦ―
６のみを必要とする場合には、カード収容スロツ
ト２―４にメモリカード１―４を、またカード収
容スロツト２―６にメモリカード１―６を挿入す
ることにより、中央処理装置４はカード収容スロ
ツト２―４および２―６に固有の番地領域で命令
コード群IF―４およびIF―６を随時抽出し、所
要の機能Ｆ―４およびＦ―６を実現することが出
来る。更に所要機能に追加変更が生ずれば、その
都度対応するメモリカードを挿入し替えれば良
い。然しかゝる機能選択方式においては、当該デ
ータ処理装置の所要機能の種類に拘らず、常に全
機能Ｆ―１乃至Ｆ―１０に対応するカード収容ス
ロツト２―１乃至２―１０を予め設ける必要があ
り、それに伴ない番地領域も総べて用意する必要
があり、特に多種類の機能を実現可能なデータ処
理装置においては不経済となる。
能選択方式の他の一例を示す図である。第２図に
おいては、前記10枚のメモリカード１―１乃至１
―１０にそれぞれ専用のカード収容スロツト２―
１乃至２―１０が設けられており、中央処理装置
４は各カード収容スロツト２―１乃至２―１０に
固有の番地領域で、各カード収容スロツト２―１
乃至２―１０に挿入されるメモリカード１―１乃
至１―１０から命令コード群IF―１乃至IF―１
０を抽出することが出来る。従つて、今第２図に
示されるデータ処理装置が機能Ｆ―４およびＦ―
６のみを必要とする場合には、カード収容スロツ
ト２―４にメモリカード１―４を、またカード収
容スロツト２―６にメモリカード１―６を挿入す
ることにより、中央処理装置４はカード収容スロ
ツト２―４および２―６に固有の番地領域で命令
コード群IF―４およびIF―６を随時抽出し、所
要の機能Ｆ―４およびＦ―６を実現することが出
来る。更に所要機能に追加変更が生ずれば、その
都度対応するメモリカードを挿入し替えれば良
い。然しかゝる機能選択方式においては、当該デ
ータ処理装置の所要機能の種類に拘らず、常に全
機能Ｆ―１乃至Ｆ―１０に対応するカード収容ス
ロツト２―１乃至２―１０を予め設ける必要があ
り、それに伴ない番地領域も総べて用意する必要
があり、特に多種類の機能を実現可能なデータ処
理装置においては不経済となる。
本発明の目的は、前述の如き従来ある機能選択
方式の欠点を除去し、当該データ処理装置の経済
性を損なうこと無く、随時所要の機能を実現可能
な機能選択方式の提供にある。
方式の欠点を除去し、当該データ処理装置の経済
性を損なうこと無く、随時所要の機能を実現可能
な機能選択方式の提供にある。
この目的は、各々特定の機能を制御する命令コ
ードを具備する複数の不揮発性メモリカードと、
それぞれ固有の識別番号を有し、中央処理装置が
挿入された任意の前記不揮発性メモリカード内の
命令コードをそれぞれ固有の番地領域で読出可能
とする複数のカード収容スロツトとを有する蓄積
プログラム制御方式データ処理装置において、前
記カード収容スロツトの識別番号を入力すること
により、前記特定の機能を表示する機能識別符号
を出力する手段を設け、該機能識別符号を受領し
た前記中央処理装置が実現する機能を制御する命
令コードを、前記カード収容スロツトに固有の番
地で読出すことにより達成される。
ードを具備する複数の不揮発性メモリカードと、
それぞれ固有の識別番号を有し、中央処理装置が
挿入された任意の前記不揮発性メモリカード内の
命令コードをそれぞれ固有の番地領域で読出可能
とする複数のカード収容スロツトとを有する蓄積
プログラム制御方式データ処理装置において、前
記カード収容スロツトの識別番号を入力すること
により、前記特定の機能を表示する機能識別符号
を出力する手段を設け、該機能識別符号を受領し
た前記中央処理装置が実現する機能を制御する命
令コードを、前記カード収容スロツトに固有の番
地で読出すことにより達成される。
以下、本発明の一実施例を第３図乃至第６図に
より説明する。第３図は本発明の一実施例による
機能選択方式を示す図であり、第４図は第３図に
おけるメモリカードおよびカード収容スロツトの
構成例を示す図であり、第５図はメモリカードの
番地空間への配置例を示す図であり、第６図は第
３図における中央処理装置の作成する機能管理表
の一例を示す図である。なお、全図を通じて同一
符号は同一対象を示す。第３図において、メモリ
カード１―１′乃至１―１０′は、前述のメモリカ
ード１―１乃至１―１０同様、10種類の機能Ｆ―
１乃至Ｆ―１０を制御するための命令コード群
IF―１乃至IF―１０を格納している。一方当該
データ処理装置は、同時に必要とする機能種類の
最大数に対応し、４個のカード収容スロツト２―
１１乃至２―１４が設けられている。各カード収
容スロツト２―１１乃至２―１４にはそれぞれ固
有の識別番号Ｓ―１乃至Ｓ―４が付与されてお
り、また中央処理装置４が各カード収容スロツト
２―１１乃至２―１４に挿入されるメモリカード
１―X′から命令コード群IF―Ｘを抽出するため
に、各カード収容スロツト２―１１乃至２―１４
に固有の番地領域が設けられている。当該データ
処理装置に所要の機能Ｆ―Ｘに対応するメモリカ
ード１―X′を、最大４種類迄任意のカード収容
スロツト２―１１乃至２―１４に挿入することが
出来る。第３図に示されるデータ処理装置は機能
Ｆ―４およびＦ―６を必要とし、対応するメモリ
カード１―４′および１―６′をカード収容スロツ
ト２―１１および２―１２に挿入する。第４図に
おいて、カード収容スロツト２―Ｖ（Ｖは１乃至
４の何れかを示す）に挿入されるメモリカード１
―X′には命令コード群IF―Ｘを番地000及至FFF
（16進表示、以下同様）に格納する不揮発性メモ
リ８が設けられている。更に符号発生器５には当
該メモリカード１―X′に対応する機能Ｆ―Ｘを
表示する機能識別符号ｆ―ｘが蓄積されている。
今メモリカード１―X′をカード収容スロツト２
―Ｖに挿入すると、番号発生器９から該カード収
容スロツト２―Ｖに固有の識別番号Ｓ―Ｖがメモ
リカード１―X′の番地決定器６および７に供給
される。番地決定器６は共通バス３内のアドレス
バス３―１から受信する番地を前記識別番号Ｓ―
Ｖと比較し、両者が一致すれば符号発生器５に蓄
積される機能識別符号ｆ―ｘを共通バス３内のデ
ータバス３―２に送出する。更に番地決定器７は
アドレスバス３―１から受信する番地を、前記識
別番号Ｓ―Ｖに基づく所定の変換を行い、番地
000乃至FFFが得られれば不揮発メモリ８の対応
番地に格納されている命令コードIF―Ｘを抽出
し、データバス３―２に送出する。第３図におけ
る各カード収容スロツト２―１１乃至２―１４に
対する識別番号Ｓ―１乃至Ｓ―４をそれぞれ000
乃至0003とし、また各カード収容スロツト２―１
１乃至２―１４に固有の番地領域をそれぞれ
A000乃至AFFF、B000乃至BFFF、C000乃至
CFFFおよびD000乃至DFFFとすれば、中央処理
装置４はアドレスバス３―１に識別番号0000を送
出することにより、カード収容スロツト２―１１
に挿入されているメモリカード１―４′から送出
される機能識別符号ｆ―４をデータバス３―２を
経由して受信する。同様に、中央処理装置４は識
別番号、0001を送出することにより機能識別符号
ｆ―６を受信するが、識別番号0002および0003を
送出しても、カード収容スロツト２―１３および
２―１４にはメモリカードが挿入されていないの
で、機能識別符号は受信されない。以上により、
中央処理装置４は所要機能Ｆ―４およびＦ―６を
制御する命令コード群IF―４およびIF―６が、
カード収容スロツト２―１１および２―１２に固
有の番地領域A000乃至AFFFおよびB000乃至
BFFFに格納されていると見做し（第５図）、第
６図に示される如き機能管理表１１を作成する。
以後中央処理装置４は機能Ｆ―４を実現する場合
には機能管理表１１から機能識別番号ｆ―４を指
標として番地領域A000乃至AFFFを抽出し、該
番地領域A000乃至AFFF内の所定番地をアドレ
スバス３―１に送出して、メモリカード１―４′
内の決定部７により番地領域000乃至FFF内の対
応番地に変換して不揮発性メモリ８に入力し、命
令コード群IF―４を順次抽出して実行する。同
様に、機能Ｆ―６を実現する場合にも、中央処理
装置４は機能管理表１１から番地領域B000乃至
BFFFを抽出し、該番地領域B000乃至BFFFによ
りメモリカード１―６′から命令コード群IF―６
を順次抽出して実行する。
より説明する。第３図は本発明の一実施例による
機能選択方式を示す図であり、第４図は第３図に
おけるメモリカードおよびカード収容スロツトの
構成例を示す図であり、第５図はメモリカードの
番地空間への配置例を示す図であり、第６図は第
３図における中央処理装置の作成する機能管理表
の一例を示す図である。なお、全図を通じて同一
符号は同一対象を示す。第３図において、メモリ
カード１―１′乃至１―１０′は、前述のメモリカ
ード１―１乃至１―１０同様、10種類の機能Ｆ―
１乃至Ｆ―１０を制御するための命令コード群
IF―１乃至IF―１０を格納している。一方当該
データ処理装置は、同時に必要とする機能種類の
最大数に対応し、４個のカード収容スロツト２―
１１乃至２―１４が設けられている。各カード収
容スロツト２―１１乃至２―１４にはそれぞれ固
有の識別番号Ｓ―１乃至Ｓ―４が付与されてお
り、また中央処理装置４が各カード収容スロツト
２―１１乃至２―１４に挿入されるメモリカード
１―X′から命令コード群IF―Ｘを抽出するため
に、各カード収容スロツト２―１１乃至２―１４
に固有の番地領域が設けられている。当該データ
処理装置に所要の機能Ｆ―Ｘに対応するメモリカ
ード１―X′を、最大４種類迄任意のカード収容
スロツト２―１１乃至２―１４に挿入することが
出来る。第３図に示されるデータ処理装置は機能
Ｆ―４およびＦ―６を必要とし、対応するメモリ
カード１―４′および１―６′をカード収容スロツ
ト２―１１および２―１２に挿入する。第４図に
おいて、カード収容スロツト２―Ｖ（Ｖは１乃至
４の何れかを示す）に挿入されるメモリカード１
―X′には命令コード群IF―Ｘを番地000及至FFF
（16進表示、以下同様）に格納する不揮発性メモ
リ８が設けられている。更に符号発生器５には当
該メモリカード１―X′に対応する機能Ｆ―Ｘを
表示する機能識別符号ｆ―ｘが蓄積されている。
今メモリカード１―X′をカード収容スロツト２
―Ｖに挿入すると、番号発生器９から該カード収
容スロツト２―Ｖに固有の識別番号Ｓ―Ｖがメモ
リカード１―X′の番地決定器６および７に供給
される。番地決定器６は共通バス３内のアドレス
バス３―１から受信する番地を前記識別番号Ｓ―
Ｖと比較し、両者が一致すれば符号発生器５に蓄
積される機能識別符号ｆ―ｘを共通バス３内のデ
ータバス３―２に送出する。更に番地決定器７は
アドレスバス３―１から受信する番地を、前記識
別番号Ｓ―Ｖに基づく所定の変換を行い、番地
000乃至FFFが得られれば不揮発メモリ８の対応
番地に格納されている命令コードIF―Ｘを抽出
し、データバス３―２に送出する。第３図におけ
る各カード収容スロツト２―１１乃至２―１４に
対する識別番号Ｓ―１乃至Ｓ―４をそれぞれ000
乃至0003とし、また各カード収容スロツト２―１
１乃至２―１４に固有の番地領域をそれぞれ
A000乃至AFFF、B000乃至BFFF、C000乃至
CFFFおよびD000乃至DFFFとすれば、中央処理
装置４はアドレスバス３―１に識別番号0000を送
出することにより、カード収容スロツト２―１１
に挿入されているメモリカード１―４′から送出
される機能識別符号ｆ―４をデータバス３―２を
経由して受信する。同様に、中央処理装置４は識
別番号、0001を送出することにより機能識別符号
ｆ―６を受信するが、識別番号0002および0003を
送出しても、カード収容スロツト２―１３および
２―１４にはメモリカードが挿入されていないの
で、機能識別符号は受信されない。以上により、
中央処理装置４は所要機能Ｆ―４およびＦ―６を
制御する命令コード群IF―４およびIF―６が、
カード収容スロツト２―１１および２―１２に固
有の番地領域A000乃至AFFFおよびB000乃至
BFFFに格納されていると見做し（第５図）、第
６図に示される如き機能管理表１１を作成する。
以後中央処理装置４は機能Ｆ―４を実現する場合
には機能管理表１１から機能識別番号ｆ―４を指
標として番地領域A000乃至AFFFを抽出し、該
番地領域A000乃至AFFF内の所定番地をアドレ
スバス３―１に送出して、メモリカード１―４′
内の決定部７により番地領域000乃至FFF内の対
応番地に変換して不揮発性メモリ８に入力し、命
令コード群IF―４を順次抽出して実行する。同
様に、機能Ｆ―６を実現する場合にも、中央処理
装置４は機能管理表１１から番地領域B000乃至
BFFFを抽出し、該番地領域B000乃至BFFFによ
りメモリカード１―６′から命令コード群IF―６
を順次抽出して実行する。
以上の説明から明らかな如く、本実施例によれ
ば、中央処理装置４は一度アドレスバス３―１に
各カード収容スロツト２―１１乃至２―１４の識
別番号0000乃至0003を順次送出して得られる機能
識別符号ｆ―４およびｆ―６により機能管理表１
１を参照することにより所要の機能Ｆ―４または
Ｆ―６を実現することが出来る。
ば、中央処理装置４は一度アドレスバス３―１に
各カード収容スロツト２―１１乃至２―１４の識
別番号0000乃至0003を順次送出して得られる機能
識別符号ｆ―４およびｆ―６により機能管理表１
１を参照することにより所要の機能Ｆ―４または
Ｆ―６を実現することが出来る。
なお、第３図乃至第６図はあく迄本発明の一実
施例に過ぎず例えばメモリカード１―４′および
１―６′はカード収容スロツト２―１１および２
―１２に挿入するものに限定されることは無く、
他の任意のカード収容スロツト２―１１乃至２―
１４に挿入する場合にも本発明の効果は変らな
い。またカード収容スロツト２―１１乃至２―１
４にはメモリカード１―４′および１―６′を挿入
するものに限定されることは無く、メモリカード
１―１′乃至１―１０′の内から任意の４枚以下の
メモリカードを選び、任意の配例で挿入する場合
にも本発明の効果は変らない。またカード収容ス
ロツト２―１１乃至２―１４に付与される識別番
号Ｓ―Ｖおよび番地領域は、0000乃至0003および
A000乃至AFFF，B000乃至BFFF，C000乃至
CFFFおよびD000乃至DFFFに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。また各メモリカ
ード内の不揮発性メモリ８の番地領域は、000乃
至FFFに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また番地決定器６は識別番号Ｓ―Ｖ
と一致する番地を受信したことを検出して機能識
別番号ｆ―ｘを送出するものに限定されることは
なく、識別番号Ｓ―Ｖと所定の論理関係にある番
地を受信した場合に機能識別番号ｆ―ｘを送出す
ることも考慮されるが、何れの場合にも本発明の
効果は変らない。更に本発明の対象とする蓄積プ
ログラム制御方式データ処理装置の具備するメモ
リカード数およびカード収容スロツト数は図示さ
れるものに限定されぬことは言う迄もない。
施例に過ぎず例えばメモリカード１―４′および
１―６′はカード収容スロツト２―１１および２
―１２に挿入するものに限定されることは無く、
他の任意のカード収容スロツト２―１１乃至２―
１４に挿入する場合にも本発明の効果は変らな
い。またカード収容スロツト２―１１乃至２―１
４にはメモリカード１―４′および１―６′を挿入
するものに限定されることは無く、メモリカード
１―１′乃至１―１０′の内から任意の４枚以下の
メモリカードを選び、任意の配例で挿入する場合
にも本発明の効果は変らない。またカード収容ス
ロツト２―１１乃至２―１４に付与される識別番
号Ｓ―Ｖおよび番地領域は、0000乃至0003および
A000乃至AFFF，B000乃至BFFF，C000乃至
CFFFおよびD000乃至DFFFに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変らない。また各メモリカ
ード内の不揮発性メモリ８の番地領域は、000乃
至FFFに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変らない。また番地決定器６は識別番号Ｓ―Ｖ
と一致する番地を受信したことを検出して機能識
別番号ｆ―ｘを送出するものに限定されることは
なく、識別番号Ｓ―Ｖと所定の論理関係にある番
地を受信した場合に機能識別番号ｆ―ｘを送出す
ることも考慮されるが、何れの場合にも本発明の
効果は変らない。更に本発明の対象とする蓄積プ
ログラム制御方式データ処理装置の具備するメモ
リカード数およびカード収容スロツト数は図示さ
れるものに限定されぬことは言う迄もない。
以上、本発明によれば、蓄積プログラム制御方
式データ処理装置の経済性を損なう無く、随時所
要の機能を実現する機能選択方式が提供出来る。
式データ処理装置の経済性を損なう無く、随時所
要の機能を実現する機能選択方式が提供出来る。
第１図は従来ある機能選択方式の一例を示す
図、第２図は従来ある機能選択方式の他の一例を
示す図、第３図は本発明の一実施例による機能選
択方式を示す図、第４図は第３図におけるメモリ
カード収容スロツトの構成例を示す図、第５図は
メモリカード番地空間への配置例を示す図、第６
図は機能管理表の一例を示す図である。 図において、１―１乃至１―１０，１―１′乃
至１―１０′，１―Ｘおよび１―X′はメモリカー
ド、２―１乃至２―１０，２―１１乃至２―１
４，２―Ｖおよび２はカード収容スロツト、３は
共通バス３―１はアドレスバス、３―２はデータ
バス、４は中央処理装置、５は符号発生器、６お
よび７は番地決定器、８は不揮発性メモリ、９は
番号発生器、１０は番地空間、１１は機能管理
表、Ｆ―１乃至Ｆ―１０は機能、１乃至ｆ―１
０およびｆ―ｘは機能識別符号、IF―１乃至IF
―１０およびIF―Ｘは命令コード群、Ｓ―１乃
至Ｓ―１０およびＳ―Ｖは識別番号、を示す。
図、第２図は従来ある機能選択方式の他の一例を
示す図、第３図は本発明の一実施例による機能選
択方式を示す図、第４図は第３図におけるメモリ
カード収容スロツトの構成例を示す図、第５図は
メモリカード番地空間への配置例を示す図、第６
図は機能管理表の一例を示す図である。 図において、１―１乃至１―１０，１―１′乃
至１―１０′，１―Ｘおよび１―X′はメモリカー
ド、２―１乃至２―１０，２―１１乃至２―１
４，２―Ｖおよび２はカード収容スロツト、３は
共通バス３―１はアドレスバス、３―２はデータ
バス、４は中央処理装置、５は符号発生器、６お
よび７は番地決定器、８は不揮発性メモリ、９は
番号発生器、１０は番地空間、１１は機能管理
表、Ｆ―１乃至Ｆ―１０は機能、１乃至ｆ―１
０およびｆ―ｘは機能識別符号、IF―１乃至IF
―１０およびIF―Ｘは命令コード群、Ｓ―１乃
至Ｓ―１０およびＳ―Ｖは識別番号、を示す。
Claims (1)
- １ 各々特定の機能を制御する命令コードを具備
する複数の不揮発性メモリカードと、それぞれ固
有の識別番号を有し、中央処理装置が挿入された
任意の前記不揮発性メモリカード内の命令コード
をそれぞれ固有の番地領域で読出し可能とする複
数のカード収容スロツトとを有する蓄積プログラ
ム制御方式データ処理装置において、前記不揮発
性メモリカードに、挿入する前記カード収容スロ
ツトの識別番号を入力することにより、前記特定
の機能を表示する機能識別符号を出力する手段を
設け、該機能識別符号を受領した前記中央処理装
置が実現する機能を制御する命令コードを、前記
カード収容スロツトに固有の番地で読出すことを
特徴とする機能選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136670A JPS5839345A (ja) | 1981-08-31 | 1981-08-31 | 機能選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136670A JPS5839345A (ja) | 1981-08-31 | 1981-08-31 | 機能選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839345A JPS5839345A (ja) | 1983-03-08 |
| JPS6218056B2 true JPS6218056B2 (ja) | 1987-04-21 |
Family
ID=15180733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136670A Granted JPS5839345A (ja) | 1981-08-31 | 1981-08-31 | 機能選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839345A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239790A (ja) * | 1986-04-11 | 1987-10-20 | Matsushita Electric Ind Co Ltd | ボタン電話装置 |
| JPS62275376A (ja) * | 1986-05-23 | 1987-11-30 | Canon Inc | 電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848932B2 (ja) * | 1977-11-24 | 1983-11-01 | カシオ計算機株式会社 | メモリ拡張方式 |
-
1981
- 1981-08-31 JP JP56136670A patent/JPS5839345A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5839345A (ja) | 1983-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5881302A (en) | Vector processing unit with reconfigurable data buffer | |
| JPS60130282A (ja) | Ｃａｔｖにおけるデ−タ伝送方式 | |
| EP0251461B1 (en) | Parallel free storage management method and device | |
| EP0471532A2 (en) | Method for determining the size of a memory | |
| JP3039152B2 (ja) | 自動エミュレーション切換え機能付き印字装置 | |
| JPS6218056B2 (ja) | ||
| US4718044A (en) | Electronic apparatus having plural detachable memories | |
| US4827530A (en) | Method and apparatus for Korean character recognition from Korean alphabet row | |
| JPS63116258A (ja) | デ−タ処理システム | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| JP3046887B2 (ja) | Ｏｃｒデータエントリシステムにおける出力ファイル生成方式 | |
| US4847806A (en) | Method and apparatus for giving identity to, and selecting one of a plurality of function units | |
| JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
| CA2150518C (en) | Vector processing unit with reconfigurable data buffer | |
| JPS6239876B2 (ja) | ||
| JPH11219492A (ja) | 制御信号発生器を有する移動無線機 | |
| JPS6132157A (ja) | プロセス入出力装置の特性決定方式 | |
| EP0745256A1 (en) | Method of and device for writing and reading data items in a memory system | |
| JPH08272675A (ja) | 画像処理装置 | |
| JPS5842396A (ja) | 代表選択方式 | |
| CN114726407A (zh) | 用于获取异常信息的方法、装置、控制器及存储介质 | |
| JP3205564B2 (ja) | メモリ回路 | |
| JP2745349B2 (ja) | 印字装置 | |
| JPH0260016B2 (ja) | ||
| JPH08328992A (ja) | 制御装置 |