JPS6239876B2 - - Google Patents
Info
- Publication number
- JPS6239876B2 JPS6239876B2 JP12826580A JP12826580A JPS6239876B2 JP S6239876 B2 JPS6239876 B2 JP S6239876B2 JP 12826580 A JP12826580 A JP 12826580A JP 12826580 A JP12826580 A JP 12826580A JP S6239876 B2 JPS6239876 B2 JP S6239876B2
- Authority
- JP
- Japan
- Prior art keywords
- representative selection
- selection group
- information
- extension
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は自動交換機の代表選択方式に関する。
従来の代表選択方式においては、着信側収容位
置情報と代表選択群情報とにより代表選択メモリ
内の代表選択群を決定し、個々の代表選択群対応
に代表選択メモリに固定的に記憶している１種類
の内線の収容位置情報の集まりの順序のみに従つ
て着信呼を分配する方式を採つていた。従つて、
着信呼が各内線代表群に属する内線に均等に分配
されず、さらに着信呼が非常に多い時間帯や、逆
に少ない時間帯でも同一代表選択群を使用するの
で、設備や人の効率的な利用が出来ないという欠
点があつた。
置情報と代表選択群情報とにより代表選択メモリ
内の代表選択群を決定し、個々の代表選択群対応
に代表選択メモリに固定的に記憶している１種類
の内線の収容位置情報の集まりの順序のみに従つ
て着信呼を分配する方式を採つていた。従つて、
着信呼が各内線代表群に属する内線に均等に分配
されず、さらに着信呼が非常に多い時間帯や、逆
に少ない時間帯でも同一代表選択群を使用するの
で、設備や人の効率的な利用が出来ないという欠
点があつた。
本発明の目的は着信側収容位置情報と着信時刻
情報対応に選択する代表選択群情報と、この代表
選択群対応に前回選択した内線の収容位置情報を
記憶し且つ前記記憶情報を制御することによつて
上記欠点を解決する代表選択方式を提供すること
にある。
情報対応に選択する代表選択群情報と、この代表
選択群対応に前回選択した内線の収容位置情報を
記憶し且つ前記記憶情報を制御することによつて
上記欠点を解決する代表選択方式を提供すること
にある。
上記の目的を達成する本発明の特徴は、着信側
収容位置情報を識別する回路と、代表選択メモリ
読出回路と、時計回路と、着信側収容位置情報及
び着信時刻対応に代表選択群情報を記憶するメモ
リと、代表選択群対応に前回着信した内線の収容
位置情報を記憶するメモリと、各代表選択群に属
する内線の収容位置情報を代表選択群毎に分割し
て記憶するメモリを有し前記代表選択群情報によ
り制御される代表選択メモリと、前記代表選択群
対応に前回着信した内線の収容位置情報と各代表
選択群に属する内線の代表選択群毎に分割して記
憶される収容位置情報とを照合する照合回路とを
設け、前記代表選択メモリの各代表選択群に属す
る内線の代表選択群毎に分割して記憶されている
収容位置情報と前記代表選択群対応に前回着信し
た内線の収容位置情報とを前記照合回路で照合を
とることにより着信呼を分配することにある。
収容位置情報を識別する回路と、代表選択メモリ
読出回路と、時計回路と、着信側収容位置情報及
び着信時刻対応に代表選択群情報を記憶するメモ
リと、代表選択群対応に前回着信した内線の収容
位置情報を記憶するメモリと、各代表選択群に属
する内線の収容位置情報を代表選択群毎に分割し
て記憶するメモリを有し前記代表選択群情報によ
り制御される代表選択メモリと、前記代表選択群
対応に前回着信した内線の収容位置情報と各代表
選択群に属する内線の代表選択群毎に分割して記
憶される収容位置情報とを照合する照合回路とを
設け、前記代表選択メモリの各代表選択群に属す
る内線の代表選択群毎に分割して記憶されている
収容位置情報と前記代表選択群対応に前回着信し
た内線の収容位置情報とを前記照合回路で照合を
とることにより着信呼を分配することにある。
以下本発明の実施例について図面を参照して説
明する。第１図は本発明の実施例のブロツク図で
ある。第１図において呼が着信した場合、着信側
収容位置識別回路１は内部の内線収容位置情報記
憶レジスタ２１にある内線収容位置情報を代表選
択メモリ読出回路３にある内線収容位置情報記憶
レジスタ２２に出力する。代表選択メモリ読出回
路３は内線収容位置情報記憶レジスタ２２に内線
収容位置情報が入力されると時計回路４から時刻
情報を時刻情報記憶レジスタ５１に読出す。次に
この時刻情報を代表選択群情報メモリ６の時刻情
報記憶レジスタ５２に、先に着信側収容位置識別
回路１から入力された内線収容位置情報を代表選
択群情報メモリ６の内線収容位置情報記憶レジス
タ２３にそれぞれ出力する。代表選択群情報メモ
リ６では時刻情報記憶レジスタ５２に入力された
時刻情報と内線収容位置情報記憶レジスタ２３に
入力された内線収容位置情報により、メモリアド
レス制御回路７１を介して内線収容位置情報と時
刻情報対応にこの内線がその時刻に属している代
表選択群の代表選択群情報を記憶するメモリ８が
参照されて、この内線がその時刻に属している代
表選択群の代表選択群情報が代表選択群情報記憶
レジスタ９１に出力され、さらにこの代表選択群
情報記憶レジスタ９１に入力された代表選択群情
報は代表選択メモリ読出回路３の代表選択群情報
記憶レジスタ９２に出力される。代表選択メモリ
読出回路３は代表選択群情報記憶レジスタ９２に
入力された代表選択群情報を一時記憶メモリ１０
の代表選択群情報記憶レジスタ９３と代表選択メ
モリ１１の代表選択群情報レジスタ９４に出力す
る。一時記憶メモリ１０においては、代表選択群
情報記憶レジスタ９３に入力された代表選択群情
報により、メモリアドレス制御回路７２を通じて
代表選択群対応に前回着信した内線の収容位置情
報を記憶するメモリ１２を参照し、この代表選択
群の前回着信した内線の収容位置情報を内線収容
位置情報記憶レジスタ２４に出力する。さらに一
時記憶メモリ１０は内線収容位置情報記憶レジス
タ２４に出力された内線収容位置情報を照合回路
１３の内線収容位置情報記憶レジスタ２５に出力
する。
明する。第１図は本発明の実施例のブロツク図で
ある。第１図において呼が着信した場合、着信側
収容位置識別回路１は内部の内線収容位置情報記
憶レジスタ２１にある内線収容位置情報を代表選
択メモリ読出回路３にある内線収容位置情報記憶
レジスタ２２に出力する。代表選択メモリ読出回
路３は内線収容位置情報記憶レジスタ２２に内線
収容位置情報が入力されると時計回路４から時刻
情報を時刻情報記憶レジスタ５１に読出す。次に
この時刻情報を代表選択群情報メモリ６の時刻情
報記憶レジスタ５２に、先に着信側収容位置識別
回路１から入力された内線収容位置情報を代表選
択群情報メモリ６の内線収容位置情報記憶レジス
タ２３にそれぞれ出力する。代表選択群情報メモ
リ６では時刻情報記憶レジスタ５２に入力された
時刻情報と内線収容位置情報記憶レジスタ２３に
入力された内線収容位置情報により、メモリアド
レス制御回路７１を介して内線収容位置情報と時
刻情報対応にこの内線がその時刻に属している代
表選択群の代表選択群情報を記憶するメモリ８が
参照されて、この内線がその時刻に属している代
表選択群の代表選択群情報が代表選択群情報記憶
レジスタ９１に出力され、さらにこの代表選択群
情報記憶レジスタ９１に入力された代表選択群情
報は代表選択メモリ読出回路３の代表選択群情報
記憶レジスタ９２に出力される。代表選択メモリ
読出回路３は代表選択群情報記憶レジスタ９２に
入力された代表選択群情報を一時記憶メモリ１０
の代表選択群情報記憶レジスタ９３と代表選択メ
モリ１１の代表選択群情報レジスタ９４に出力す
る。一時記憶メモリ１０においては、代表選択群
情報記憶レジスタ９３に入力された代表選択群情
報により、メモリアドレス制御回路７２を通じて
代表選択群対応に前回着信した内線の収容位置情
報を記憶するメモリ１２を参照し、この代表選択
群の前回着信した内線の収容位置情報を内線収容
位置情報記憶レジスタ２４に出力する。さらに一
時記憶メモリ１０は内線収容位置情報記憶レジス
タ２４に出力された内線収容位置情報を照合回路
１３の内線収容位置情報記憶レジスタ２５に出力
する。
一方、代表選択メモリ１１においては、代表選
択群情報記憶レジスタ９４に入力された代表選択
群情報によりメモリアドレス制御回路７３を通じ
て各々の代表選択群に属する内線収容位置情報を
代表選択群毎に分割して記憶するメモリ１４１〜
１４ｎが参照されてこの代表選択群に属する内線
の収容位置情報の１つを順次読出し、内線収容位
置情報記憶レジスタ２６に出力する。さらに代表
選択メモリ１１はレジスタ２６に出力された内線
収容位置情報を照合回路１３の内線収容位置情報
記憶レジスタ２７に出力する。次に照合回路１３
では内線収容位置情報記憶レジスタ２５に入力さ
れた前回着信した内線の収容位置情報と、内線収
容位置情報記憶レジスタ２７に入力された代表選
択メモリ１１から読出した内線の収容位置情報と
を、内部照合回路１５により照合する。照合した
結果、一致しない場合、代表選択メモリ読出回路
３の代表選択群情報記憶レジスタ９２に記憶され
ている代表選択群情報を代表選択メモリ１１の代
表選択群情報記憶レジスタ９４に出力し、各々の
代表選択群に属する内線の収容位置情報を代表選
択群毎に分割して記憶しているメモリ１４１〜１
４ｎのこの内線代表選択群に属する内線において
先に読出した次に記憶されている内線の収容位置
情報を内線収容位置情報記憶レジスタ２６に出力
し、さらに照合回路１３の内線収容位置情報記憶
レジスタ２７に出力する。照合回路１３では再び
内線収容位置情報記憶レジスタ２５に記憶されて
いる前回着信した内線の収容位置情報と、内線収
容位置情報記憶レジスタ２７に記憶されている新
たに代表選択メモリ１１から読出した内線の収容
位置情報とを、内部照合回路１５により照合す
る。一方、照合した結果、一致した場合は、一致
しなかつた場合と同様に代表選択メモリ１１から
新たな内線収容位置情報を読出し、この内線収容
位置情報を今回着信する内線の収容位置情報と
し、一時記憶メモリ１０の代表選択群情報記憶レ
ジスタ９３に記憶されているこの代表選択群情報
によるメモリアドレス制御回路７２を通じて代表
選択群対応に前回着信した内線の収容位置情報を
記憶するメモリ１２のこの代表選択群対応の位置
に今回着信する内線の収容位置情報を記憶させ
る。
択群情報記憶レジスタ９４に入力された代表選択
群情報によりメモリアドレス制御回路７３を通じ
て各々の代表選択群に属する内線収容位置情報を
代表選択群毎に分割して記憶するメモリ１４１〜
１４ｎが参照されてこの代表選択群に属する内線
の収容位置情報の１つを順次読出し、内線収容位
置情報記憶レジスタ２６に出力する。さらに代表
選択メモリ１１はレジスタ２６に出力された内線
収容位置情報を照合回路１３の内線収容位置情報
記憶レジスタ２７に出力する。次に照合回路１３
では内線収容位置情報記憶レジスタ２５に入力さ
れた前回着信した内線の収容位置情報と、内線収
容位置情報記憶レジスタ２７に入力された代表選
択メモリ１１から読出した内線の収容位置情報と
を、内部照合回路１５により照合する。照合した
結果、一致しない場合、代表選択メモリ読出回路
３の代表選択群情報記憶レジスタ９２に記憶され
ている代表選択群情報を代表選択メモリ１１の代
表選択群情報記憶レジスタ９４に出力し、各々の
代表選択群に属する内線の収容位置情報を代表選
択群毎に分割して記憶しているメモリ１４１〜１
４ｎのこの内線代表選択群に属する内線において
先に読出した次に記憶されている内線の収容位置
情報を内線収容位置情報記憶レジスタ２６に出力
し、さらに照合回路１３の内線収容位置情報記憶
レジスタ２７に出力する。照合回路１３では再び
内線収容位置情報記憶レジスタ２５に記憶されて
いる前回着信した内線の収容位置情報と、内線収
容位置情報記憶レジスタ２７に記憶されている新
たに代表選択メモリ１１から読出した内線の収容
位置情報とを、内部照合回路１５により照合す
る。一方、照合した結果、一致した場合は、一致
しなかつた場合と同様に代表選択メモリ１１から
新たな内線収容位置情報を読出し、この内線収容
位置情報を今回着信する内線の収容位置情報と
し、一時記憶メモリ１０の代表選択群情報記憶レ
ジスタ９３に記憶されているこの代表選択群情報
によるメモリアドレス制御回路７２を通じて代表
選択群対応に前回着信した内線の収容位置情報を
記憶するメモリ１２のこの代表選択群対応の位置
に今回着信する内線の収容位置情報を記憶させ
る。
以上本発明の実施例の示すように、呼の着信時
刻における着信呼数に適した代表選択群を選択す
ることにより、設備等の有効利用が出来、さらに
着信呼を同一代表選択群に属する内線に均等に分
配することが出来る。
刻における着信呼数に適した代表選択群を選択す
ることにより、設備等の有効利用が出来、さらに
着信呼を同一代表選択群に属する内線に均等に分
配することが出来る。
本発明は以上説明したように、着信側収容位置
情報と着信時刻情報対応に選択する代表選択群情
報と、この代表選択群対応に前回選択した内線の
収容位置情報とを記憶し、この記憶情報を制御す
ることによつて着信時刻における着信呼数に適し
た代表選択群を選択することにより、設備等の有
効利用が出来、さらに呼を同一代表選択群に属す
る内線に均等に分配することが出来る効果があ
る。
情報と着信時刻情報対応に選択する代表選択群情
報と、この代表選択群対応に前回選択した内線の
収容位置情報とを記憶し、この記憶情報を制御す
ることによつて着信時刻における着信呼数に適し
た代表選択群を選択することにより、設備等の有
効利用が出来、さらに呼を同一代表選択群に属す
る内線に均等に分配することが出来る効果があ
る。
第１図は本発明の実施例のブロツク図である。
１……着信側収容位置識別回路、２１〜２７…
…内線収容位置情報記憶レジスタ、３……代表選
択メモリ読出回路、４……時計回路、５１〜５２
……時刻情報記憶レジスタ、６……代表選択群情
報メモリ、７１〜７３……メモリアドレス制御回
路、８……着信側収容位置情報と時刻情報対応に
その内線の属している代表選択群情報を記憶する
メモリ、９１〜９４……代表選択群情報記憶レジ
スタ、１０……一時記憶メモリ、１１……代表選
択メモリ、１２……代表選択群情報対応に前回着
信した内線の収容位置情報を記憶するメモリ、１
３……照合回路、１４１〜１４ｎ……各代表選択
群に属する内線の収容位置情報を代表選択群毎に
分割して記憶するメモリ、１５……内部照合回
路。
…内線収容位置情報記憶レジスタ、３……代表選
択メモリ読出回路、４……時計回路、５１〜５２
……時刻情報記憶レジスタ、６……代表選択群情
報メモリ、７１〜７３……メモリアドレス制御回
路、８……着信側収容位置情報と時刻情報対応に
その内線の属している代表選択群情報を記憶する
メモリ、９１〜９４……代表選択群情報記憶レジ
スタ、１０……一時記憶メモリ、１１……代表選
択メモリ、１２……代表選択群情報対応に前回着
信した内線の収容位置情報を記憶するメモリ、１
３……照合回路、１４１〜１４ｎ……各代表選択
群に属する内線の収容位置情報を代表選択群毎に
分割して記憶するメモリ、１５……内部照合回
路。
Claims (1)
- １ 着信側収容位置情報識別回路と、代表選択メ
モリ読出回路と、着信側収容位置情報及び着信時
刻情報対応に代表選択群情報を記憶するメモリ
と、代表選択群対応に前回着信した内線の収容位
置情報を記憶するメモリと、各代表選択群に属す
る内線の収容位置情報を代表選択群毎に分割して
記憶する代表選択メモリと、前記代表選択群対応
に前回着信した内線の収容位置情報と各代表選択
群に属する内線の代表選択群毎に分割して記憶さ
れている収容位置情報とを照合する照合回路とを
設け、前記着信側収容位置情報・着信時刻情報対
応に記憶された代表選択群情報により前記代表選
択メモリを制御し、前記各代表選択群に属する内
線の代表選択群毎に分割して記憶されている収容
位置情報と前記代表選択群対応に前回着信した内
線の収容位置情報を前記照合回路で照合をとるこ
とにより着信する内線の選択を行なうことを特徴
とする代表選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12826580A JPS5753194A (en) | 1980-09-16 | 1980-09-16 | Representative selecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12826580A JPS5753194A (en) | 1980-09-16 | 1980-09-16 | Representative selecting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5753194A JPS5753194A (en) | 1982-03-30 |
| JPS6239876B2 true JPS6239876B2 (ja) | 1987-08-25 |
Family
ID=14980559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12826580A Granted JPS5753194A (en) | 1980-09-16 | 1980-09-16 | Representative selecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5753194A (ja) |
-
1980
- 1980-09-16 JP JP12826580A patent/JPS5753194A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5753194A (en) | 1982-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0361176A3 (en) | Method and apparatus for communicating data between multiple tasks in data processing systems | |
| CA2015430A1 (en) | Data exchange apparatus | |
| US20080109627A1 (en) | Nonvolatile Memory Device And Method For Accessing Nonvolatile Memory Device | |
| JPS6239876B2 (ja) | ||
| US3898449A (en) | Arrangement and method for using a magnetic tape to control hardware to load, check and routine a core memory | |
| US3813648A (en) | Apparatus and process for distribution of operation demands in a programmed controlled data exchange system | |
| US4356547A (en) | Device for processing telephone signals, including a processor and a preprocessor sharing a common memory | |
| JPS6270957A (ja) | メモリ容量の自動判別方法 | |
| JPS5842396A (ja) | 代表選択方式 | |
| JPS6147465B2 (ja) | ||
| US3136980A (en) | Magnetic core memory matrices | |
| US3594731A (en) | Information processing system | |
| JP2798485B2 (ja) | 書き込み可能不揮発性メモリ | |
| KR100259073B1 (ko) | 플래쉬 메모리의 오류 처리 장치 | |
| JPS6349860A (ja) | Ｅ↑２ｐｒｏｍ使用方式 | |
| JPS58150138A (ja) | 回転型記憶装置 | |
| JPS58215777A (ja) | 記憶制御方式 | |
| JP2565717B2 (ja) | Ｉｃカード | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPH0712189B2 (ja) | 詳細課金情報の記録方法 | |
| JPS6218056B2 (ja) | ||
| JPH0487440A (ja) | パケットデータ受信方式 | |
| JPH0435336A (ja) | セルスイッチ | |
| JPS60169946A (ja) | タスク制御方式 | |
| JP2841432B2 (ja) | データ転送装置 |