JPS6220738B2 - - Google Patents
Info
- Publication number
- JPS6220738B2 JPS6220738B2 JP53002147A JP214778A JPS6220738B2 JP S6220738 B2 JPS6220738 B2 JP S6220738B2 JP 53002147 A JP53002147 A JP 53002147A JP 214778 A JP214778 A JP 214778A JP S6220738 B2 JPS6220738 B2 JP S6220738B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- pulse signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007493 shaping process Methods 0.000 claims description 24
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 108091006503 SLC26A1 Proteins 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ化された双安定マルチバ
イブレータを含む波形整形回路に関する。
イブレータを含む波形整形回路に関する。
従来から分周回路等には双安定マルチバイブレ
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。
第１図は、従来の波形整形回路の一例を示し、
図において第一および第二のトランジスタ１０お
よび１１と抵抗６，７，８および９とで双安定マ
ルチバイブレータを構成し、端子１および２は電
源端子であり、通常端子２は接地されており、端
子４および５は出力端子である。第三および第四
のトランジスタ１２および１３と抵抗１４および
１５とでトリガ回路を構成しており、トランジス
タ１０および１１を駆動するためのものであり、
端子３はトリガ信号入力印加端子である。トラン
ジスタ１０および１１のエミツタは接地されてお
り、トランジスタ１０のコレクタは抵抗６を通し
て電源端子１に接続されるとともに出力端子４に
接続されている。トランジスタ１１のコレクタは
抵抗７を通して電源端子１に接続されるとともに
出力端子５に接続されている。トランジスタ１０
および１１のベースは抵抗８および９を通してト
ランジスタ１１および１０のコレクタに接続され
ている。トランジスタ１２および１３のエミツタ
はトランジスタ１１および１０のベースに接続さ
れており、トランジスタ１２および１３のベース
はトランジスタ１３および１２のコレクタに接続
されておりトランジスタ１２および１３のコレク
タは抵抗１４および１５を通して入力端子３に接
続されている。上記回路構成においてトランジス
タ１０と１１，１２と１３の特性が揃つており抵
抗６と７，８と９および１４と１５の抵抗値がほ
ぼ同等であることが好ましい。
図において第一および第二のトランジスタ１０お
よび１１と抵抗６，７，８および９とで双安定マ
ルチバイブレータを構成し、端子１および２は電
源端子であり、通常端子２は接地されており、端
子４および５は出力端子である。第三および第四
のトランジスタ１２および１３と抵抗１４および
１５とでトリガ回路を構成しており、トランジス
タ１０および１１を駆動するためのものであり、
端子３はトリガ信号入力印加端子である。トラン
ジスタ１０および１１のエミツタは接地されてお
り、トランジスタ１０のコレクタは抵抗６を通し
て電源端子１に接続されるとともに出力端子４に
接続されている。トランジスタ１１のコレクタは
抵抗７を通して電源端子１に接続されるとともに
出力端子５に接続されている。トランジスタ１０
および１１のベースは抵抗８および９を通してト
ランジスタ１１および１０のコレクタに接続され
ている。トランジスタ１２および１３のエミツタ
はトランジスタ１１および１０のベースに接続さ
れており、トランジスタ１２および１３のベース
はトランジスタ１３および１２のコレクタに接続
されておりトランジスタ１２および１３のコレク
タは抵抗１４および１５を通して入力端子３に接
続されている。上記回路構成においてトランジス
タ１０と１１，１２と１３の特性が揃つており抵
抗６と７，８と９および１４と１５の抵抗値がほ
ぼ同等であることが好ましい。
かかる波形整形回路の動作は以下の如くであ
る。、第一のトランジスタ１０がオンのときに
は、第二のトランジスタ１１のベースにはトラン
ジスタ１０の飽和電圧を抵抗８を通した電圧が印
加されているが、飽和電圧に対してトランジスタ
のベース・エミツタ間順方向電圧が十分大きいた
めトランジスタ１１はオフとなり、トランジスタ
１０のベースには抵抗７および９で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端
子３に正のトリガ信号を加えたとすると、トラン
ジスタ１２および１３のエミツタ電位を比較する
とトランジスタ１３のエミツタ電位の方が高いた
めトランジスタ１２がオンしてコレクタには抵抗
１４で決まる電流がベースには抵抗１５で決まる
電流がそれぞれ流れその和電流がエミツタを通し
てトランジスタ１１のベースに流れ込むためトラ
ンジスタ１１は強制的にオンになる。このときト
ランジスタ１１のコレクタ電位は下がり、この電
圧はトランジスタ１０のベースに伝えられてこの
トランジスタ１０のコレクタ電流を減らすように
働き、この電流変化は抵抗６により検出されてト
ランジスタ１１のベース電流を増すように働くの
で、最終的には、トランジスタ１０がオフでトラ
ンジスタ１１がオンという状態で安定する。この
ときトランジスタ１３はオフ状態にある。
る。、第一のトランジスタ１０がオンのときに
は、第二のトランジスタ１１のベースにはトラン
ジスタ１０の飽和電圧を抵抗８を通した電圧が印
加されているが、飽和電圧に対してトランジスタ
のベース・エミツタ間順方向電圧が十分大きいた
めトランジスタ１１はオフとなり、トランジスタ
１０のベースには抵抗７および９で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端
子３に正のトリガ信号を加えたとすると、トラン
ジスタ１２および１３のエミツタ電位を比較する
とトランジスタ１３のエミツタ電位の方が高いた
めトランジスタ１２がオンしてコレクタには抵抗
１４で決まる電流がベースには抵抗１５で決まる
電流がそれぞれ流れその和電流がエミツタを通し
てトランジスタ１１のベースに流れ込むためトラ
ンジスタ１１は強制的にオンになる。このときト
ランジスタ１１のコレクタ電位は下がり、この電
圧はトランジスタ１０のベースに伝えられてこの
トランジスタ１０のコレクタ電流を減らすように
働き、この電流変化は抵抗６により検出されてト
ランジスタ１１のベース電流を増すように働くの
で、最終的には、トランジスタ１０がオフでトラ
ンジスタ１１がオンという状態で安定する。この
ときトランジスタ１３はオフ状態にある。
上記の動作を第２図に示すトリガ信号を加えた
場合について説明する。
場合について説明する。
第２図に示すトリガ信号２０は繰り返し周波数
１／Ｔでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数ｍより充分小さな値であり、正のハイレベル
期間の時間をｔH、接地電位付近のロウレベル期
間の時間をｔLとし、振幅をＡで表わされる信号
である。出力端子４の信号状態は出力信号２４と
して表わされ、振幅Ｂ繰り返し周波数１／2Tで
ある。すなわち、今パルス信号２０がロウレベル
期間にトランジスタ１０がオンしトランジスタ１
１がオフの安定状態にあるとし、パルス信号がハ
イレベルに増大する瞬間トランジスタ１２がオン
することによりトランジスタ１１がオン、トラン
ジスタ１０がオフの安定状態に転移し、パルス信
号２０のハイレベルの期間トランジスタ１２はオ
ンしておりロウレベルに減少した瞬間トランジス
タ１２はオフするが、双安定マルチバイブレータ
の一つの安定状態は続く。
１／Ｔでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数ｍより充分小さな値であり、正のハイレベル
期間の時間をｔH、接地電位付近のロウレベル期
間の時間をｔLとし、振幅をＡで表わされる信号
である。出力端子４の信号状態は出力信号２４と
して表わされ、振幅Ｂ繰り返し周波数１／2Tで
ある。すなわち、今パルス信号２０がロウレベル
期間にトランジスタ１０がオンしトランジスタ１
１がオフの安定状態にあるとし、パルス信号がハ
イレベルに増大する瞬間トランジスタ１２がオン
することによりトランジスタ１１がオン、トラン
ジスタ１０がオフの安定状態に転移し、パルス信
号２０のハイレベルの期間トランジスタ１２はオ
ンしておりロウレベルに減少した瞬間トランジス
タ１２はオフするが、双安定マルチバイブレータ
の一つの安定状態は続く。
次のハイレベルのパルス信号２０により、トラ
ンジスタ１３がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ１０（あるいは１１）のオン、オ
フの状態が期間Ｔごとにいれかわり繰り返し周波
数１／２Ｔの方形波出力信号２４が端子４および５よ り出力される。またトランジスタ１２（あるいは
１３）はある（ｔH1）期間オン状態の後は次の
（ｔL1＋ｔH2＋ｔL2）期間カツトオフ状態にあ
る。
ンジスタ１３がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ１０（あるいは１１）のオン、オ
フの状態が期間Ｔごとにいれかわり繰り返し周波
数１／２Ｔの方形波出力信号２４が端子４および５よ り出力される。またトランジスタ１２（あるいは
１３）はある（ｔH1）期間オン状態の後は次の
（ｔL1＋ｔH2＋ｔL2）期間カツトオフ状態にあ
る。
かかる波形整形回路においてロウレベル期間ｔ
Lの短かい、すなわちデウテイサイクルｔH／Ｔの
大きいパルス信号２０が印加されるとハイレベル
期間ｔHのときオンしているトランジスタ１２
（あるいは１３）がロウレベルにパルス信号２０
が減少してもトランジスタ１２（あるいは１３）
がオン状態にあり次のハイレベルのパルス信号時
にもトランジスタ１２（あるいは１３）がオン状
態を持続し、双安定マルチバイブレータが転移し
ないこととなる。これはハイレベル期間ｔHに飽
和状態にあるトランジスタ１２（あるいは１３）
が駆動信号のないロウレベル期間にその蓄積時間
だけ飽和状態にあり、それを経てオフ状態となる
が、この蓄積時間に対してロウレベル期間ｔLの
方が短かいパルス信号においてはトランジスタ１
２（あるいは１３）が常に飽和状態にあり、双安
定マルチバイブレータを構成するトランジスタ１
０および１１の片側のトランジスタ１１（あるい
は１０）にのみ駆動することとなり双安定マルチ
バイブレータは一つの安定状態を維持してしまう
こととなる。
Lの短かい、すなわちデウテイサイクルｔH／Ｔの
大きいパルス信号２０が印加されるとハイレベル
期間ｔHのときオンしているトランジスタ１２
（あるいは１３）がロウレベルにパルス信号２０
が減少してもトランジスタ１２（あるいは１３）
がオン状態にあり次のハイレベルのパルス信号時
にもトランジスタ１２（あるいは１３）がオン状
態を持続し、双安定マルチバイブレータが転移し
ないこととなる。これはハイレベル期間ｔHに飽
和状態にあるトランジスタ１２（あるいは１３）
が駆動信号のないロウレベル期間にその蓄積時間
だけ飽和状態にあり、それを経てオフ状態となる
が、この蓄積時間に対してロウレベル期間ｔLの
方が短かいパルス信号においてはトランジスタ１
２（あるいは１３）が常に飽和状態にあり、双安
定マルチバイブレータを構成するトランジスタ１
０および１１の片側のトランジスタ１１（あるい
は１０）にのみ駆動することとなり双安定マルチ
バイブレータは一つの安定状態を維持してしまう
こととなる。
トランジスタの蓄積時間は、その素子の構造条
件、（例えばエピタキシヤル層厚等）特性（例え
ばエミツタ接地順方向電流増幅率ｈFE等）および
回路条件等により定まる。第３図は横軸にパルス
信号のロウレベル期間ｔLをとり、縦軸にパルス
信号の振幅をとつたときの双安定マルチバイブレ
ータの安定動作領域を示す図であり、領域イが従
来の波形整形回路の安定動作領域である。第３図
の領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間ｔLが小さいと
ころではパルス信号の振幅範囲は狭くなる。これ
は領域イの部分より小さい振幅では、双安定マル
チバイブレータの安定状態を反転させるだけの駆
動電流が足りないためであり、又より大きい振幅
では上述したトランジスタ１２（あるいは１３）
の蓄積時間がパルス信号のロウレベル期間ｔLよ
り大きいため常にトランジスタ１２（あるいは１
３）が飽和状態にあり双安定マルチバイブレータ
が反転しないことを示すものである。
件、（例えばエピタキシヤル層厚等）特性（例え
ばエミツタ接地順方向電流増幅率ｈFE等）および
回路条件等により定まる。第３図は横軸にパルス
信号のロウレベル期間ｔLをとり、縦軸にパルス
信号の振幅をとつたときの双安定マルチバイブレ
ータの安定動作領域を示す図であり、領域イが従
来の波形整形回路の安定動作領域である。第３図
の領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間ｔLが小さいと
ころではパルス信号の振幅範囲は狭くなる。これ
は領域イの部分より小さい振幅では、双安定マル
チバイブレータの安定状態を反転させるだけの駆
動電流が足りないためであり、又より大きい振幅
では上述したトランジスタ１２（あるいは１３）
の蓄積時間がパルス信号のロウレベル期間ｔLよ
り大きいため常にトランジスタ１２（あるいは１
３）が飽和状態にあり双安定マルチバイブレータ
が反転しないことを示すものである。
このように、従来の双安定マルチバイブレータ
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。
本発明は上記の欠点に鑑み簡単な回路構成でパ
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。
本発明によれば、第一および第二のトランジス
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタへトリガ信号電流を供給する入力端子と、
この入力端子と前記第三および第四のトランジス
タのコレクタ間に挿入された第三および第四のト
ランジスタのそれぞれのベース電流およびコレク
タ電流の少なくとも一部が共通通路となる手段と
を備え、導通時の前記第三および第四のトランジ
スタのそれぞれのコレクタ・エミツタ間電圧が該
トランジスタのそれぞれの飽和電圧より大きく設
定されていることを特徴とする波形整形回路が得
られる。
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタへトリガ信号電流を供給する入力端子と、
この入力端子と前記第三および第四のトランジス
タのコレクタ間に挿入された第三および第四のト
ランジスタのそれぞれのベース電流およびコレク
タ電流の少なくとも一部が共通通路となる手段と
を備え、導通時の前記第三および第四のトランジ
スタのそれぞれのコレクタ・エミツタ間電圧が該
トランジスタのそれぞれの飽和電圧より大きく設
定されていることを特徴とする波形整形回路が得
られる。
上記従来の波形整形回路におけるトリガ回路の
第三あるいは第四のトランジスタ１２，１３が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ１２，１３が飽和したとき
の蓄積時間がパルス信号２０のロウレベル期間ｔ
Lより大であることが原因であるから、パルス信
号２０のハイレベル期間に第三あるいは第四のト
ランジスタ１２，１３が飽和しない様にして、こ
の蓄積時間を減少することにより解決できる。
第三あるいは第四のトランジスタ１２，１３が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ１２，１３が飽和したとき
の蓄積時間がパルス信号２０のロウレベル期間ｔ
Lより大であることが原因であるから、パルス信
号２０のハイレベル期間に第三あるいは第四のト
ランジスタ１２，１３が飽和しない様にして、こ
の蓄積時間を減少することにより解決できる。
以下本発明に係る波形整形回路を実施例に基づ
き図面を参照しながら説明する。
き図面を参照しながら説明する。
そこでこの発明の波形整形回路のその一実施例
を第４図に示すが、従来の波形整形回路（第１図
参照）と同一箇所は同一符号を付してあり異なる
ところは第三および第四のトランジスタ１２およ
び１３のコレクタを第三の抵抗１６を通して接続
したことである。上記構成の波形整形回路は、双
安定マルチバイブレータの動作は従来例と同様で
あり、トリガ回路の動作は正のパルス信号が加え
られたとき、トランジスタ１２がオンした場合は
そのコレクタ電流は抵抗１４で決まる電流と、抵
抗１５で決まる電流の一部が抵抗１６を通して流
れる電流との和の電流が流れ、そのベースには抵
抗１５を通して流れる電流とその一部が抵抗１６
を通して流れる電流の差の電流が流れ、トランジ
スタ１３がオンした場合には抵抗１６に流れる電
流の向きが逆となるだけである。通常トランジス
タのコレクタに流れるコレクタ電流が数百μＡで
はトランジスタの飽和電圧ＶCE（sat）はトラン
ジスタのベース・エミツタ間順方向電圧ＶBEより
小さいことから抵抗１６に流れる電流はトランジ
スタ１２（あるいは１３）のベース電位とそのコ
レクタ電位との差電圧および抵抗１６で決まる電
流であり、抵抗１６を適切に即ちＶR16＜ＶBE12(1
３）−Ｖsat12(13)（但しＶR16；抵抗１６の両端の電
圧、ＶBE12(13)；トランジスタ１２又は１３のベ
ース・エミツタ間順方向電圧、Ｖsat12(13)；トラ
ンジスタ１２又は１３の飽和電圧）となる様設定
することにより、トランジスタ１２（あるいは１
３）のコレクタ電位が決まり、ＶCE12(13)＞Ｖsat1
２（１３）（但しＶCE12(13)；トランジスタ１２又は１
３のコレクタ・エミツタ間電圧）とすることがで
きる。言いかえればトランジスタ１２（あるいは
１３）がオンしても飽和しない様に抵抗１６を設
定することができるため、パルス信号のハイレベ
ル期間ｔHはトランジスタ１２（あるいは１３）
は飽和することがなくこのためその蓄積時間は極
めて小さくなりパルス信号の変化に対して速やか
に応答することとなりロウレベル期間はオフ状態
となり、見かけ上デウテイサイクルの小さいパル
ス信号時のトリガ回路および双安定マルチバイブ
レータの動作と同等となることを意味し双安定マ
ルチバイブレータは安定な転移を行い分周機能を
有することとなる。第３図の領域ロが本発明の波
形整形回路の安定動作領域を示すもので、従来の
領域イに較べ大幅にその領域が広くなり、デウテ
イサイクルが大きく更に振幅の大きいパルス信号
に対しても安定動作する結果を実験的にも確めら
れた。また上記説明でオンしているトランジスタ
１２（あるいは１３）のコレクタ電位はそのトラ
ンジスタのエミツタ接地順方向電流増幅率ｈFEが
通常１より大であり、抵抗１４および１５の抵抗
値は同等であり更にトランジスタ１２と１３の特
性が揃つていればそのベース電位より低いため、
トランジスタ１３（あるいは１２）がオンするこ
となく双安定マルチバイブレータが不安定動作す
ることもない。
を第４図に示すが、従来の波形整形回路（第１図
参照）と同一箇所は同一符号を付してあり異なる
ところは第三および第四のトランジスタ１２およ
び１３のコレクタを第三の抵抗１６を通して接続
したことである。上記構成の波形整形回路は、双
安定マルチバイブレータの動作は従来例と同様で
あり、トリガ回路の動作は正のパルス信号が加え
られたとき、トランジスタ１２がオンした場合は
そのコレクタ電流は抵抗１４で決まる電流と、抵
抗１５で決まる電流の一部が抵抗１６を通して流
れる電流との和の電流が流れ、そのベースには抵
抗１５を通して流れる電流とその一部が抵抗１６
を通して流れる電流の差の電流が流れ、トランジ
スタ１３がオンした場合には抵抗１６に流れる電
流の向きが逆となるだけである。通常トランジス
タのコレクタに流れるコレクタ電流が数百μＡで
はトランジスタの飽和電圧ＶCE（sat）はトラン
ジスタのベース・エミツタ間順方向電圧ＶBEより
小さいことから抵抗１６に流れる電流はトランジ
スタ１２（あるいは１３）のベース電位とそのコ
レクタ電位との差電圧および抵抗１６で決まる電
流であり、抵抗１６を適切に即ちＶR16＜ＶBE12(1
３）−Ｖsat12(13)（但しＶR16；抵抗１６の両端の電
圧、ＶBE12(13)；トランジスタ１２又は１３のベ
ース・エミツタ間順方向電圧、Ｖsat12(13)；トラ
ンジスタ１２又は１３の飽和電圧）となる様設定
することにより、トランジスタ１２（あるいは１
３）のコレクタ電位が決まり、ＶCE12(13)＞Ｖsat1
２（１３）（但しＶCE12(13)；トランジスタ１２又は１
３のコレクタ・エミツタ間電圧）とすることがで
きる。言いかえればトランジスタ１２（あるいは
１３）がオンしても飽和しない様に抵抗１６を設
定することができるため、パルス信号のハイレベ
ル期間ｔHはトランジスタ１２（あるいは１３）
は飽和することがなくこのためその蓄積時間は極
めて小さくなりパルス信号の変化に対して速やか
に応答することとなりロウレベル期間はオフ状態
となり、見かけ上デウテイサイクルの小さいパル
ス信号時のトリガ回路および双安定マルチバイブ
レータの動作と同等となることを意味し双安定マ
ルチバイブレータは安定な転移を行い分周機能を
有することとなる。第３図の領域ロが本発明の波
形整形回路の安定動作領域を示すもので、従来の
領域イに較べ大幅にその領域が広くなり、デウテ
イサイクルが大きく更に振幅の大きいパルス信号
に対しても安定動作する結果を実験的にも確めら
れた。また上記説明でオンしているトランジスタ
１２（あるいは１３）のコレクタ電位はそのトラ
ンジスタのエミツタ接地順方向電流増幅率ｈFEが
通常１より大であり、抵抗１４および１５の抵抗
値は同等であり更にトランジスタ１２と１３の特
性が揃つていればそのベース電位より低いため、
トランジスタ１３（あるいは１２）がオンするこ
となく双安定マルチバイブレータが不安定動作す
ることもない。
上記説明では第一、第二、第三、および第四の
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トランジ
スタを用いた場合でも本発明が有効であり同様の
効果が得られることは言うまでもない。
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トランジ
スタを用いた場合でも本発明が有効であり同様の
効果が得られることは言うまでもない。
以上の如く本発明によれば非常に簡単な構成で
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。
また本発明による波形整形回路では振幅の大き
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。
さらにこの発明による波形整形回路は集積回路
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。
第１図は従来の波形整形回路の回路図であり、
第２図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第３図はこの発明の効
果を説明するための時間（パルス信号のロウレベ
ル期間）に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第４図はこの発明による
波形整形回路の一実施例を示す回路図である。 １，２……電源端子、３……入力端子、４，５
……出力端子、６，７，８，９，１４，１５，１
６……抵抗、１０，１１，１２，１３……トラン
ジスタ。
第２図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第３図はこの発明の効
果を説明するための時間（パルス信号のロウレベ
ル期間）に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第４図はこの発明による
波形整形回路の一実施例を示す回路図である。 １，２……電源端子、３……入力端子、４，５
……出力端子、６，７，８，９，１４，１５，１
６……抵抗、１０，１１，１２，１３……トラン
ジスタ。
Claims (1)
- １ 第一および第二のトランジスタを有し、前記
第一のトランジスタのベースおよびコレクタが前
記第二のトランジスタのコレクタおよびペースに
夫夫結合された双安定マルチバイブレータと、第
三および第四のトランジスタ、第一および第二の
抵抗ならびにトリガ入力端子を有し、前記トリガ
入力端子に供給されたトリガ信号に応答して前記
双安定マルチバイブレータをトリガするトリガ回
路とを備え、前記第三のトランジスタのベースお
よびコレクタは前記第四のトランジスタのコレク
タおよびベースに夫々結合され、前記第一の抵抗
および前記第三のトランジスタのコレクタ−エミ
ツタ導電路は前記トリガ入力端子と前記第一のト
ランジスタのベースとの間に直列接続され、前記
第二の抵抗および前記第四のトランジスタのコレ
クタ−エミツタ導電路は前記トリガ入力端子と前
記第二のトランジスタのベースとの間に直列接続
された波形整形回路において、前記第三のトラン
ジスタのコレクタと前記第四のトランジスタのコ
レクタとの間にこれら第三および第四のトランジ
スタの飽和防止用の第三の抵抗が接続されている
ことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP214778A JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP214778A JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118479A Division JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5494861A JPS5494861A (en) | 1979-07-26 |
| JPS6220738B2 true JPS6220738B2 (ja) | 1987-05-08 |
Family
ID=11521230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP214778A Granted JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5494861A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119514A (en) * | 1981-01-16 | 1982-07-26 | Nec Corp | Flip-flop circuit |
-
1978
- 1978-01-11 JP JP214778A patent/JPS5494861A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5494861A (en) | 1979-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| JPS6220738B2 (ja) | ||
| US3887823A (en) | Differential amplifier pulse delay circuit | |
| JPH0225291B2 (ja) | ||
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JPH04282905A (ja) | 位相検波器 | |
| US3443127A (en) | Buffered emitter-coupled trigger circuit | |
| JP2914145B2 (ja) | パルス出力回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH0352031Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPS6211528B2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH024521Y2 (ja) | ||
| JPS6130341Y2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JPS6115634B2 (ja) | ||
| JPS6342620Y2 (ja) | ||
| JPS63261919A (ja) | エッジ検出回路 | |
| JPH0451094B2 (ja) | ||
| JPH0785534B2 (ja) | パルス電流出力回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 |