Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6220738B2 - - Google Patents
[go: Go Back, main page]

JPS6220738B2 - - Google Patents

Info

Publication number
JPS6220738B2
JPS6220738B2 JP53002147A JP214778A JPS6220738B2 JP S6220738 B2 JPS6220738 B2 JP S6220738B2 JP 53002147 A JP53002147 A JP 53002147A JP 214778 A JP214778 A JP 214778A JP S6220738 B2 JPS6220738 B2 JP S6220738B2
Authority
JP
Japan
Prior art keywords
transistor
collector
transistors
pulse signal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53002147A
Other languages
Japanese (ja)
Other versions
JPS5494861A (en
Inventor
Masashi Shoji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP214778A priority Critical patent/JPS5494861A/en
Publication of JPS5494861A publication Critical patent/JPS5494861A/en
Publication of JPS6220738B2 publication Critical patent/JPS6220738B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Description

【発明の詳細な説明】 本発明はトランジスタ化された双安定マルチバ
イブレータを含む波形整形回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping circuit including a transistorized bistable multivibrator.

従来から分周回路等には双安定マルチバイブレ
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。
Conventionally, bistable multivibrators have been used in frequency dividing circuits and the like, and among these, there are many saturated types that use a fixed bias, which have a simple circuit configuration and are highly stable against changes in external load. A waveform shaping circuit includes this bistable multivibrator and a trigger circuit that drives the bistable multivibrator.

第1図は、従来の波形整形回路の一例を示し、
図において第一および第二のトランジスタ10お
よび11と抵抗6,7,8および9とで双安定マ
ルチバイブレータを構成し、端子1および2は電
源端子であり、通常端子2は接地されており、端
子4および5は出力端子である。第三および第四
のトランジスタ12および13と抵抗14および
15とでトリガ回路を構成しており、トランジス
タ10および11を駆動するためのものであり、
端子3はトリガ信号入力印加端子である。トラン
ジスタ10および11のエミツタは接地されてお
り、トランジスタ10のコレクタは抵抗6を通し
て電源端子1に接続されるとともに出力端子4に
接続されている。トランジスタ11のコレクタは
抵抗7を通して電源端子1に接続されるとともに
出力端子5に接続されている。トランジスタ10
および11のベースは抵抗8および9を通してト
ランジスタ11および10のコレクタに接続され
ている。トランジスタ12および13のエミツタ
はトランジスタ11および10のベースに接続さ
れており、トランジスタ12および13のベース
はトランジスタ13および12のコレクタに接続
されておりトランジスタ12および13のコレク
タは抵抗14および15を通して入力端子3に接
続されている。上記回路構成においてトランジス
タ10と11,12と13の特性が揃つており抵
抗6と7,8と9および14と15の抵抗値がほ
ぼ同等であることが好ましい。
FIG. 1 shows an example of a conventional waveform shaping circuit,
In the figure, first and second transistors 10 and 11 and resistors 6, 7, 8 and 9 constitute a bistable multivibrator, terminals 1 and 2 are power supply terminals, and terminal 2 is normally grounded. Terminals 4 and 5 are output terminals. A trigger circuit is configured by third and fourth transistors 12 and 13 and resistors 14 and 15, and is for driving transistors 10 and 11.
Terminal 3 is a trigger signal input application terminal. The emitters of transistors 10 and 11 are grounded, and the collector of transistor 10 is connected to power supply terminal 1 through resistor 6 and also to output terminal 4. The collector of the transistor 11 is connected to the power supply terminal 1 through the resistor 7 and also to the output terminal 5. transistor 10
The bases of and 11 are connected through resistors 8 and 9 to the collectors of transistors 11 and 10. The emitters of transistors 12 and 13 are connected to the bases of transistors 11 and 10, the bases of transistors 12 and 13 are connected to the collectors of transistors 13 and 12, and the collectors of transistors 12 and 13 are connected to the input through resistors 14 and 15. Connected to terminal 3. In the above circuit configuration, it is preferable that transistors 10 and 11, 12 and 13 have the same characteristics, and resistors 6 and 7, 8 and 9, and 14 and 15 have substantially the same resistance value.

かかる波形整形回路の動作は以下の如くであ
る。、第一のトランジスタ10がオンのときに
は、第二のトランジスタ11のベースにはトラン
ジスタ10の飽和電圧を抵抗8を通した電圧が印
加されているが、飽和電圧に対してトランジスタ
のベース・エミツタ間順方向電圧が十分大きいた
めトランジスタ11はオフとなり、トランジスタ
10のベースには抵抗7および9で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端
子3に正のトリガ信号を加えたとすると、トラン
ジスタ12および13のエミツタ電位を比較する
とトランジスタ13のエミツタ電位の方が高いた
めトランジスタ12がオンしてコレクタには抵抗
14で決まる電流がベースには抵抗15で決まる
電流がそれぞれ流れその和電流がエミツタを通し
てトランジスタ11のベースに流れ込むためトラ
ンジスタ11は強制的にオンになる。このときト
ランジスタ11のコレクタ電位は下がり、この電
圧はトランジスタ10のベースに伝えられてこの
トランジスタ10のコレクタ電流を減らすように
働き、この電流変化は抵抗6により検出されてト
ランジスタ11のベース電流を増すように働くの
で、最終的には、トランジスタ10がオフでトラ
ンジスタ11がオンという状態で安定する。この
ときトランジスタ13はオフ状態にある。
The operation of such a waveform shaping circuit is as follows. , when the first transistor 10 is on, the saturation voltage of the transistor 10 is applied to the base of the second transistor 11 through the resistor 8; Since the forward voltage is sufficiently large, the transistor 11 is turned off, and the current determined by the resistors 7 and 9 continues to flow through the base of the transistor 10, which is in a stable state. If we now apply a positive trigger signal to input terminal 3, when we compare the emitter potentials of transistors 12 and 13, the emitter potential of transistor 13 is higher, so transistor 12 is turned on, and the current determined by resistor 14 flows into the collector as the base. A current determined by the resistor 15 flows through each of the resistors 15 and the sum of the currents flows into the base of the transistor 11 through the emitter, so that the transistor 11 is forcibly turned on. At this time, the collector potential of the transistor 11 decreases, and this voltage is transmitted to the base of the transistor 10 and acts to reduce the collector current of the transistor 10. This current change is detected by the resistor 6 and increases the base current of the transistor 11. Eventually, the transistor 10 is off and the transistor 11 is on, resulting in a stable state. At this time, transistor 13 is in an off state.

上記の動作を第2図に示すトリガ信号を加えた
場合について説明する。
The above operation will be explained in the case where the trigger signal shown in FIG. 2 is applied.

第2図に示すトリガ信号20は繰り返し周波数
1/Tでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数mより充分小さな値であり、正のハイレベル
期間の時間をtH、接地電位付近のロウレベル期
間の時間をtLとし、振幅をAで表わされる信号
である。出力端子4の信号状態は出力信号24と
して表わされ、振幅B繰り返し周波数1/2Tで
ある。すなわち、今パルス信号20がロウレベル
期間にトランジスタ10がオンしトランジスタ1
1がオフの安定状態にあるとし、パルス信号がハ
イレベルに増大する瞬間トランジスタ12がオン
することによりトランジスタ11がオン、トラン
ジスタ10がオフの安定状態に転移し、パルス信
号20のハイレベルの期間トランジスタ12はオ
ンしておりロウレベルに減少した瞬間トランジス
タ12はオフするが、双安定マルチバイブレータ
の一つの安定状態は続く。
The trigger signal 20 shown in FIG. 2 has a repetition frequency of 1/T, and this value is sufficiently smaller than the resolution frequency m, at which the operation of the bistable multivibrator becomes unstable at frequencies above which the operation of the bistable multivibrator becomes unstable. This is a signal whose time is t H , the time of the low level period near the ground potential is t L , and whose amplitude is represented by A. The signal state at output terminal 4 is represented as output signal 24, with amplitude B and repetition frequency 1/2T. That is, when the pulse signal 20 is at a low level, the transistor 10 is turned on and the transistor 1 is turned on.
1 is in a stable state in which the pulse signal 20 is off, and at the moment when the pulse signal increases to high level, the transistor 12 turns on, which transitions to a stable state in which the transistor 11 is on and the transistor 10 is off, and the pulse signal 20 is in a high level period. The transistor 12 is on, and the instant the voltage decreases to low level, the transistor 12 turns off, but one stable state of the bistable multivibrator continues.

次のハイレベルのパルス信号20により、トラ
ンジスタ13がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ10(あるいは11)のオン、オ
フの状態が期間Tごとにいれかわり繰り返し周波
数1/2Tの方形波出力信号24が端子4および5よ り出力される。またトランジスタ12(あるいは
13)はある(tH1)期間オン状態の後は次の
(tL1+tH2+tL2)期間カツトオフ状態にあ
る。
The next high-level pulse signal 20 turns on the transistor 13, and returns to the original stable state through an operation completely symmetrical to that described above. The on/off state of such transistor 10 (or 11) is alternated every period T, and a square wave output signal 24 with a repetition frequency of 1/2T is output from terminals 4 and 5. Further, after the transistor 12 (or 13) is in the on state for a certain period (t H1 ), it is in the cut-off state for the next (t L1 +t H2 +t L2 ) period.

かかる波形整形回路においてロウレベル期間t
Lの短かい、すなわちデウテイサイクルtH/Tの
大きいパルス信号20が印加されるとハイレベル
期間tHのときオンしているトランジスタ12
(あるいは13)がロウレベルにパルス信号20
が減少してもトランジスタ12(あるいは13)
がオン状態にあり次のハイレベルのパルス信号時
にもトランジスタ12(あるいは13)がオン状
態を持続し、双安定マルチバイブレータが転移し
ないこととなる。これはハイレベル期間tHに飽
和状態にあるトランジスタ12(あるいは13)
が駆動信号のないロウレベル期間にその蓄積時間
だけ飽和状態にあり、それを経てオフ状態となる
が、この蓄積時間に対してロウレベル期間tL
方が短かいパルス信号においてはトランジスタ1
2(あるいは13)が常に飽和状態にあり、双安
定マルチバイブレータを構成するトランジスタ1
0および11の片側のトランジスタ11(あるい
は10)にのみ駆動することとなり双安定マルチ
バイブレータは一つの安定状態を維持してしまう
こととなる。
In such a waveform shaping circuit, the low level period t
When a pulse signal 20 with a short L , that is, a large duty cycle t H /T is applied, the transistor 12 is turned on during the high level period t H
(or 13) becomes low level pulse signal 20
Even if the transistor 12 (or 13) decreases,
is in the on state, and the transistor 12 (or 13) continues to be in the on state even at the time of the next high-level pulse signal, so that the bistable multivibrator does not transition. This means that the transistor 12 (or 13) is saturated during the high level period tH .
During the low level period when there is no drive signal, transistor 1 is in a saturated state for the accumulation time and then turns off.
Transistor 1 (or 13) is always in a saturated state and constitutes a bistable multivibrator.
Since only the transistors 11 (or 10) on one side of transistors 0 and 11 are driven, the bistable multivibrator maintains one stable state.

トランジスタの蓄積時間は、その素子の構造条
件、(例えばエピタキシヤル層厚等)特性(例え
ばエミツタ接地順方向電流増幅率hFE等)および
回路条件等により定まる。第3図は横軸にパルス
信号のロウレベル期間tLをとり、縦軸にパルス
信号の振幅をとつたときの双安定マルチバイブレ
ータの安定動作領域を示す図であり、領域イが従
来の波形整形回路の安定動作領域である。第3図
の領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間tLが小さいと
ころではパルス信号の振幅範囲は狭くなる。これ
は領域イの部分より小さい振幅では、双安定マル
チバイブレータの安定状態を反転させるだけの駆
動電流が足りないためであり、又より大きい振幅
では上述したトランジスタ12(あるいは13)
の蓄積時間がパルス信号のロウレベル期間tL
り大きいため常にトランジスタ12(あるいは1
3)が飽和状態にあり双安定マルチバイブレータ
が反転しないことを示すものである。
The storage time of a transistor is determined by the structural conditions of the element, characteristics (eg, epitaxial layer thickness, etc.) (eg, grounded emitter forward current amplification factor h FE , etc.), circuit conditions, etc. FIG. 3 is a diagram showing the stable operating region of a bistable multivibrator when the horizontal axis is the low level period t L of the pulse signal and the vertical axis is the amplitude of the pulse signal, and region A is the conventional waveform shaping. This is the stable operating area of the circuit. As shown by region A in FIG. 3, even in the same stable operation region, the amplitude range of the pulse signal becomes narrower where the low level period t L of the pulse signal is small. This is because when the amplitude is smaller than that in region A, there is insufficient drive current to reverse the stable state of the bistable multivibrator, and when the amplitude is larger than that of the transistor 12 (or 13).
Since the accumulation time of t L is longer than the low level period t L of the pulse signal, the transistor 12 (or 1
3) is in a saturated state and the bistable multivibrator does not reverse.

このように、従来の双安定マルチバイブレータ
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。
As described above, the conventional waveform shaping circuit that includes a bistable multivibrator and a trigger circuit has the disadvantage that when the duty cycle of the pulse signal becomes large, the transition of the bistable multivibrator is not performed and the frequency dividing function is lost. was. Furthermore, even if the duty cycle of the pulse signal becomes a little small, the bistable multivibrator will not shift in response to fluctuations in the amplitude of the pulse signal, making it very difficult to set the amplitude of the pulse signal.

本発明は上記の欠点に鑑み簡単な回路構成でパ
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。
In view of the above-mentioned drawbacks, the present invention increases the duty cycle of the pulse signal with a simple circuit configuration, and furthermore, the transition of the bistable multivibrator is performed even in response to fluctuations in the amplitude of the pulse signal, and the present invention has a frequency dividing function. It is also an object of the present invention to provide a waveform shaping circuit that facilitates setting of the amplitude of a pulse signal.

本発明によれば、第一および第二のトランジス
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタへトリガ信号電流を供給する入力端子と、
この入力端子と前記第三および第四のトランジス
タのコレクタ間に挿入された第三および第四のト
ランジスタのそれぞれのベース電流およびコレク
タ電流の少なくとも一部が共通通路となる手段と
を備え、導通時の前記第三および第四のトランジ
スタのそれぞれのコレクタ・エミツタ間電圧が該
トランジスタのそれぞれの飽和電圧より大きく設
定されていることを特徴とする波形整形回路が得
られる。
According to the present invention, in the waveform shaping circuit configured with a bistable multivibrator including first and second transistors and a trigger circuit including third and fourth transistors, the third transistor has its emitter The fourth transistor has its emitter connected to the base of the first transistor and its base connected to the collector of the third transistor. an input terminal connected to the base and supplying a trigger signal current to the third and fourth transistors;
means for at least a portion of the base current and collector current of each of the third and fourth transistors inserted between the input terminal and the collectors of the third and fourth transistors to serve as a common path; There is obtained a waveform shaping circuit characterized in that the collector-emitter voltage of each of the third and fourth transistors is set to be larger than the saturation voltage of each of the transistors.

上記従来の波形整形回路におけるトリガ回路の
第三あるいは第四のトランジスタ12,13が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ12,13が飽和したとき
の蓄積時間がパルス信号20のロウレベル期間t
Lより大であることが原因であるから、パルス信
号20のハイレベル期間に第三あるいは第四のト
ランジスタ12,13が飽和しない様にして、こ
の蓄積時間を減少することにより解決できる。
Since the third or fourth transistors 12 and 13 of the trigger circuit in the conventional waveform shaping circuit described above remain saturated, the bistable multivibrator does not transition and loses its frequency dividing function. The accumulation time when signals 12 and 13 are saturated is the low level period t of the pulse signal 20.
Since the cause is that the voltage is larger than L , the problem can be solved by reducing the accumulation time by preventing the third or fourth transistors 12 and 13 from being saturated during the high level period of the pulse signal 20.

以下本発明に係る波形整形回路を実施例に基づ
き図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A waveform shaping circuit according to the present invention will be described below based on embodiments with reference to the drawings.

そこでこの発明の波形整形回路のその一実施例
を第4図に示すが、従来の波形整形回路(第1図
参照)と同一箇所は同一符号を付してあり異なる
ところは第三および第四のトランジスタ12およ
び13のコレクタを第三の抵抗16を通して接続
したことである。上記構成の波形整形回路は、双
安定マルチバイブレータの動作は従来例と同様で
あり、トリガ回路の動作は正のパルス信号が加え
られたとき、トランジスタ12がオンした場合は
そのコレクタ電流は抵抗14で決まる電流と、抵
抗15で決まる電流の一部が抵抗16を通して流
れる電流との和の電流が流れ、そのベースには抵
抗15を通して流れる電流とその一部が抵抗16
を通して流れる電流の差の電流が流れ、トランジ
スタ13がオンした場合には抵抗16に流れる電
流の向きが逆となるだけである。通常トランジス
タのコレクタに流れるコレクタ電流が数百μAで
はトランジスタの飽和電圧VCE(sat)はトラン
ジスタのベース・エミツタ間順方向電圧VBEより
小さいことから抵抗16に流れる電流はトランジ
スタ12(あるいは13)のベース電位とそのコ
レクタ電位との差電圧および抵抗16で決まる電
流であり、抵抗16を適切に即ちVR16<VBE12(1
3)−Vsat12(13)(但しVR16;抵抗16の両端の電
圧、VBE12(13);トランジスタ12又は13のベ
ース・エミツタ間順方向電圧、Vsat12(13);トラ
ンジスタ12又は13の飽和電圧)となる様設定
することにより、トランジスタ12(あるいは1
3)のコレクタ電位が決まり、VCE12(13)>Vsat1
2(13)(但しVCE12(13);トランジスタ12又は1
3のコレクタ・エミツタ間電圧)とすることがで
きる。言いかえればトランジスタ12(あるいは
13)がオンしても飽和しない様に抵抗16を設
定することができるため、パルス信号のハイレベ
ル期間tHはトランジスタ12(あるいは13)
は飽和することがなくこのためその蓄積時間は極
めて小さくなりパルス信号の変化に対して速やか
に応答することとなりロウレベル期間はオフ状態
となり、見かけ上デウテイサイクルの小さいパル
ス信号時のトリガ回路および双安定マルチバイブ
レータの動作と同等となることを意味し双安定マ
ルチバイブレータは安定な転移を行い分周機能を
有することとなる。第3図の領域ロが本発明の波
形整形回路の安定動作領域を示すもので、従来の
領域イに較べ大幅にその領域が広くなり、デウテ
イサイクルが大きく更に振幅の大きいパルス信号
に対しても安定動作する結果を実験的にも確めら
れた。また上記説明でオンしているトランジスタ
12(あるいは13)のコレクタ電位はそのトラ
ンジスタのエミツタ接地順方向電流増幅率hFE
通常1より大であり、抵抗14および15の抵抗
値は同等であり更にトランジスタ12と13の特
性が揃つていればそのベース電位より低いため、
トランジスタ13(あるいは12)がオンするこ
となく双安定マルチバイブレータが不安定動作す
ることもない。
Therefore, one embodiment of the waveform shaping circuit of the present invention is shown in FIG. 4. The same parts as the conventional waveform shaping circuit (see FIG. 1) are given the same reference numerals, and the different parts are shown in the third and fourth parts. The collectors of transistors 12 and 13 are connected through a third resistor 16. In the waveform shaping circuit with the above configuration, the operation of the bistable multivibrator is the same as that of the conventional example, and the operation of the trigger circuit is such that when a positive pulse signal is applied, if the transistor 12 is turned on, its collector current is changed to the resistor 14. A current that is the sum of the current determined by the resistor 15 and a current in which a part of the current determined by the resistor 15 flows through the resistor 16 flows.
When the transistor 13 is turned on, the direction of the current flowing through the resistor 16 is simply reversed. Normally, when the collector current flowing to the collector of a transistor is several hundred μA, the saturation voltage V CE (sat) of the transistor is smaller than the forward voltage V BE between the base and emitter of the transistor, so the current flowing to the resistor 16 is the same as that of the transistor 12 (or 13). The current is determined by the difference voltage between the base potential and the collector potential of the resistor 16 and the resistor 16, that is, V R16 <V BE12(1
3) -V sat12(13) (However, V R16 ; Voltage across resistor 16, V BE12(13) ; Base-emitter forward voltage of transistor 12 or 13, V sat12(13) ; Voltage across transistor 12 or 13. By setting the transistor 12 (or 1
3) collector potential is determined, V CE12(13) > V sat1
2(13) (However, V CE12(13) ; Transistor 12 or 1
(Collector-emitter voltage of 3). In other words, the resistor 16 can be set so that it does not saturate even if the transistor 12 (or 13) is turned on, so the high level period t H of the pulse signal is the same as that of the transistor 12 (or 13).
does not saturate, and therefore its accumulation time is extremely short, and it responds quickly to changes in the pulse signal, so it is in the off state during the low level period, and the trigger circuit and twin This means that the operation is equivalent to that of a stable multivibrator, and a bistable multivibrator makes a stable transition and has a frequency dividing function. Region B in Figure 3 shows the stable operating region of the waveform shaping circuit of the present invention, which is much wider than the conventional region A, and is suitable for pulse signals with large duty cycles and large amplitudes. It was also experimentally confirmed that the system operates stably. Further, in the above explanation, the collector potential of the transistor 12 (or 13) that is turned on is such that the common emitter forward current amplification factor h FE of that transistor is usually larger than 1, and the resistance values of the resistors 14 and 15 are the same. If the characteristics of transistors 12 and 13 are the same, the potential is lower than their base potential, so
The transistor 13 (or 12) will not turn on and the bistable multivibrator will not operate unstablely.

上記説明では第一、第二、第三、および第四の
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トランジ
スタを用いた場合でも本発明が有効であり同様の
効果が得られることは言うまでもない。
In the above explanation, the first, second, third, and fourth transistors were described using NPN transistors, but the present invention is effective and the same effects can be obtained even when PNP transistors are used as these transistors. Needless to say, it can be done.

以上の如く本発明によれば非常に簡単な構成で
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。
As described above, according to the present invention, it is possible to perform stable circuit operation even in the case of a pulse signal having a large duty cycle with a very simple configuration without impairing the function of a conventional waveform shaping circuit.

また本発明による波形整形回路では振幅の大き
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。
In addition, since the waveform shaping circuit according to the present invention can obtain stable operation even when a pulse signal has a large amplitude, it is stable even against fluctuations in amplitude caused by power supply voltage, ambient temperature, variations in elements, etc., so the waveform shaping circuit It also becomes easier to set up the elements that make up the .

さらにこの発明による波形整形回路は集積回路
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。
Further, the waveform shaping circuit according to the present invention is effective when integrated into an integrated circuit. In other words, the capacitance of a capacitor that can be obtained in an integrated circuit is approximately several tens of PF at most, and it can be constructed with only transistors and resistors that do not include this capacitor, and transistors or resistors placed adjacent to each other on the same semiconductor integrated circuit board are This is because a product with uniform characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の波形整形回路の回路図であり、
第2図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第3図はこの発明の効
果を説明するための時間(パルス信号のロウレベ
ル期間)に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第4図はこの発明による
波形整形回路の一実施例を示す回路図である。 1,2……電源端子、3……入力端子、4,5
……出力端子、6,7,8,9,14,15,1
6……抵抗、10,11,12,13……トラン
ジスタ。
Figure 1 is a circuit diagram of a conventional waveform shaping circuit.
FIG. 2 is a diagram of the amplitude of the trigger pulse signal and the output signal with respect to time, and FIG. 3 is a diagram showing the stable operating region with the amplitude of the pulse signal with respect to time (low level period of the pulse signal) to explain the effects of the present invention. FIG. 4 is a circuit diagram showing an embodiment of the waveform shaping circuit according to the present invention. 1, 2...Power terminal, 3...Input terminal, 4,5
...Output terminal, 6, 7, 8, 9, 14, 15, 1
6...Resistor, 10, 11, 12, 13...Transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 第一および第二のトランジスタを有し、前記
第一のトランジスタのベースおよびコレクタが前
記第二のトランジスタのコレクタおよびペースに
夫夫結合された双安定マルチバイブレータと、第
三および第四のトランジスタ、第一および第二の
抵抗ならびにトリガ入力端子を有し、前記トリガ
入力端子に供給されたトリガ信号に応答して前記
双安定マルチバイブレータをトリガするトリガ回
路とを備え、前記第三のトランジスタのベースお
よびコレクタは前記第四のトランジスタのコレク
タおよびベースに夫々結合され、前記第一の抵抗
および前記第三のトランジスタのコレクタ−エミ
ツタ導電路は前記トリガ入力端子と前記第一のト
ランジスタのベースとの間に直列接続され、前記
第二の抵抗および前記第四のトランジスタのコレ
クタ−エミツタ導電路は前記トリガ入力端子と前
記第二のトランジスタのベースとの間に直列接続
された波形整形回路において、前記第三のトラン
ジスタのコレクタと前記第四のトランジスタのコ
レクタとの間にこれら第三および第四のトランジ
スタの飽和防止用の第三の抵抗が接続されている
ことを特徴とする波形整形回路。
1 a bistable multivibrator having a first and a second transistor, the base and collector of the first transistor being coupled to the collector and the pace of the second transistor; and a third and fourth transistor. , a trigger circuit having first and second resistors and a trigger input terminal, the trigger circuit triggering the bistable multivibrator in response to a trigger signal applied to the trigger input terminal; A base and a collector are coupled to the collector and base of the fourth transistor, respectively, and a collector-emitter conductive path of the first resistor and the third transistor connects the trigger input terminal and the base of the first transistor. In the waveform shaping circuit, the second resistor and the collector-emitter conductive path of the fourth transistor are connected in series between the trigger input terminal and the base of the second transistor. A waveform shaping circuit characterized in that a third resistor for preventing saturation of the third and fourth transistors is connected between the collector of the third transistor and the collector of the fourth transistor.
JP214778A 1978-01-11 1978-01-11 Wave shape circuit Granted JPS5494861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP214778A JPS5494861A (en) 1978-01-11 1978-01-11 Wave shape circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP214778A JPS5494861A (en) 1978-01-11 1978-01-11 Wave shape circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP60118479A Division JPS6192027A (en) 1985-05-31 1985-05-31 Waveform shaping circuit

Publications (2)

Publication Number Publication Date
JPS5494861A JPS5494861A (en) 1979-07-26
JPS6220738B2 true JPS6220738B2 (en) 1987-05-08

Family

ID=11521230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP214778A Granted JPS5494861A (en) 1978-01-11 1978-01-11 Wave shape circuit

Country Status (1)

Country Link
JP (1) JPS5494861A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119514A (en) * 1981-01-16 1982-07-26 Nec Corp Flip-flop circuit

Also Published As

Publication number Publication date
JPS5494861A (en) 1979-07-26

Similar Documents

Publication Publication Date Title
US4611136A (en) Signal delay generating circuit
JPS6220738B2 (en)
US3887823A (en) Differential amplifier pulse delay circuit
JPH0225291B2 (en)
JPS5951178B2 (en) Pulse signal control circuit
US3980901A (en) Trigger pulse generator circuit
JPH04282905A (en) Phase detector
US3443127A (en) Buffered emitter-coupled trigger circuit
JP2914145B2 (en) Pulse output circuit
US3986056A (en) Circuit for transforming a trigger signal into a pulse
JPH0352031Y2 (en)
JPH0537549Y2 (en)
JPS6211528B2 (en)
JPH0449701Y2 (en)
JPS5821235Y2 (en) Tongue anti-multi vibrator
JPH024521Y2 (en)
JPS6130341Y2 (en)
JPH0113463Y2 (en)
JPS6115634B2 (en)
JPS6342620Y2 (en)
JPS63261919A (en) Edge detection circuit
JPH0451094B2 (en)
JPH0785534B2 (en) Pulse current output circuit
JPS63304706A (en) Limiter amplifier circuit
JPS60117818A (en) Analog signal switching circuit device