JPS6221283B2 - - Google Patents
Info
- Publication number
- JPS6221283B2 JPS6221283B2 JP12662078A JP12662078A JPS6221283B2 JP S6221283 B2 JPS6221283 B2 JP S6221283B2 JP 12662078 A JP12662078 A JP 12662078A JP 12662078 A JP12662078 A JP 12662078A JP S6221283 B2 JPS6221283 B2 JP S6221283B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- resistor
- phase output
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はFM検波回路に関し特にクオドラチヤ
FM検波回路に関する。
FM検波回路に関する。
FM検波器には種々の方式があるが、IC化に適
しコストパフオーマンスの良好なクオドラチヤ検
波器が広く用いられている。かかるクオドラチヤ
検波器はいわゆるダブルバランス型の差動増幅回
路より成るプロダクト検波方式であり、当該ダブ
ルバランス型差動増幅器のプロダクト（乗算）出
力を所定のいわゆるポストアンプにより増幅して
後、ローパスフイルタへ導いて構成されている。
しコストパフオーマンスの良好なクオドラチヤ検
波器が広く用いられている。かかるクオドラチヤ
検波器はいわゆるダブルバランス型の差動増幅回
路より成るプロダクト検波方式であり、当該ダブ
ルバランス型差動増幅器のプロダクト（乗算）出
力を所定のいわゆるポストアンプにより増幅して
後、ローパスフイルタへ導いて構成されている。
FMチユーナのオーデイオ機器としての基本的
な性能であるＳ／Ｎや歪率の大半を決定するのが
このプロダクト検波段とその出力を増幅するポス
トアンプ段であるために、これらの回路部におけ
るＳ／Ｎ及び歪率の改善が望まれている。
な性能であるＳ／Ｎや歪率の大半を決定するのが
このプロダクト検波段とその出力を増幅するポス
トアンプ段であるために、これらの回路部におけ
るＳ／Ｎ及び歪率の改善が望まれている。
一方、ポストアンプの出力は最適同調時には所
定の基準電圧となり、また離調時にはそのずれに
比例して該基準電圧に対して偏移した電圧が発生
され、この出力を用いてチユーニングメータが駆
動される構成となつている。この場合、チユーニ
ングメータの他端には前記基準電圧を印加してお
き、この基準電圧とポストアンプの出力電圧との
電位差に比例してチユーニングメータの指針が左
右に振れ、最適同調時にはメータの両端電圧が共
に基準電圧となつて、その指針は中央を指し最適
チユーニング状態を示すものである。
定の基準電圧となり、また離調時にはそのずれに
比例して該基準電圧に対して偏移した電圧が発生
され、この出力を用いてチユーニングメータが駆
動される構成となつている。この場合、チユーニ
ングメータの他端には前記基準電圧を印加してお
き、この基準電圧とポストアンプの出力電圧との
電位差に比例してチユーニングメータの指針が左
右に振れ、最適同調時にはメータの両端電圧が共
に基準電圧となつて、その指針は中央を指し最適
チユーニング状態を示すものである。
従つて、ポストアンプの出力点の直流電圧は、
チユーニングメータの他端に印加される基準電圧
に等しく選定される必要がある。
チユーニングメータの他端に印加される基準電圧
に等しく選定される必要がある。
本発明は上述の点に鑑みてなされたものであつ
て、Ｓ／Ｎ及び歪率の改善を図ると共にポストア
ンプの出力点の直流電圧を所望に選定してチユー
ニングメータの駆動に適した回路構成を有する
FM検波回路を提供することである。
て、Ｓ／Ｎ及び歪率の改善を図ると共にポストア
ンプの出力点の直流電圧を所望に選定してチユー
ニングメータの駆動に適した回路構成を有する
FM検波回路を提供することである。
以下、本発明について図面を用いて説明する。
図は本発明の実施例を示すFM検波回路であり
１はダブルバランス型差動増幅回路部であり、プ
ロダクト（乗算）検波部を示す。ベース間に振幅
制限（リミツタ）された中間周波FM変調信号
（IF）すなわち被検波信号が印加された第１及び
第２トランジスタQ1，Q2を有する第１の差動回
路が設けられており、両トランジスタのエミツタ
は共通接続されて定電流源I0に接続される。
１はダブルバランス型差動増幅回路部であり、プ
ロダクト（乗算）検波部を示す。ベース間に振幅
制限（リミツタ）された中間周波FM変調信号
（IF）すなわち被検波信号が印加された第１及び
第２トランジスタQ1，Q2を有する第１の差動回
路が設けられており、両トランジスタのエミツタ
は共通接続されて定電流源I0に接続される。
第１トランジスタQ1のコレクタは、第３トラ
ンジスタQ3及び第４トランジスタQ4の各エミツ
タにそれぞれエミツタ抵抗R1及びR2を介して接
続されており、また第２トランジスタQ2のコレ
クタは、第５トランジスタQ5及び第６トランジ
スタQ6の各エミツタ抵抗R3及びR4を介して接続
されている。第４及び第６トランジスタQ4，Q6
の両ベースは共通接続されて、トランジスタQ8
のエミツタにより所定の基準ベースバイアスが印
加されている。よつて当該トランジスタのエミツ
タは抵抗R8を介して接地され、そのコレクタは
電源Vccに接続され、またそのベースには基準電
圧Ｖγが印加されている。
ンジスタQ3及び第４トランジスタQ4の各エミツ
タにそれぞれエミツタ抵抗R1及びR2を介して接
続されており、また第２トランジスタQ2のコレ
クタは、第５トランジスタQ5及び第６トランジ
スタQ6の各エミツタ抵抗R3及びR4を介して接続
されている。第４及び第６トランジスタQ4，Q6
の両ベースは共通接続されて、トランジスタQ8
のエミツタにより所定の基準ベースバイアスが印
加されている。よつて当該トランジスタのエミツ
タは抵抗R8を介して接地され、そのコレクタは
電源Vccに接続され、またそのベースには基準電
圧Ｖγが印加されている。
一方、第３及び第５トランジスタQ3，Q5のベ
ースは共通接続されて、移相器２の出力信号がエ
ミツタフオロワトランジスタQ7を介して印加さ
れている。抵抗R7はエミツタフオロワトランジ
スタQ7のエミツタ負荷抵抗となる。移相器２の
入力にはIF信号を増幅する差動アンプ３の正相
出力が印加されており、その出力はIF信号の中
心周波数０＝10.7MHzに対して90゜遅れた信号
が発生され、またこの中心周波数０に対する変
化に比例して直線的に位相が変化させられて出力
されるものである。
ースは共通接続されて、移相器２の出力信号がエ
ミツタフオロワトランジスタQ7を介して印加さ
れている。抵抗R7はエミツタフオロワトランジ
スタQ7のエミツタ負荷抵抗となる。移相器２の
入力にはIF信号を増幅する差動アンプ３の正相
出力が印加されており、その出力はIF信号の中
心周波数０＝10.7MHzに対して90゜遅れた信号
が発生され、またこの中心周波数０に対する変
化に比例して直線的に位相が変化させられて出力
されるものである。
そして、第３及び第６のトランジスタQ3，Q6
のコレクタは負荷抵抗R5を介して電源へ接続さ
れ、また第４及び第５トランジスタQ4，Q5のコ
レクタは負荷抵抗R6を介して電源へ接続されて
いる。トランジスタQ3，Q6のコレクタ共通接続
点と、トランジスタQ4，Q5のコレクタ共通接続
点との間から、IF信号と移相器２の出力信号と
のプロダクト信号出力が導出される。
のコレクタは負荷抵抗R5を介して電源へ接続さ
れ、また第４及び第５トランジスタQ4，Q5のコ
レクタは負荷抵抗R6を介して電源へ接続されて
いる。トランジスタQ3，Q6のコレクタ共通接続
点と、トランジスタQ4，Q5のコレクタ共通接続
点との間から、IF信号と移相器２の出力信号と
のプロダクト信号出力が導出される。
当該プロダクト信号出力は次段のポストアンプ
部４へ入力される。このポストアンプ４は図示の
如き構成より成つている。すなわち、PNPトラン
ジスタQ9及びQ10を差動トランジスタとする差動
アンプ構成であつて、両トランジスタのベース間
に先のプロダクト出力が印加される。この両トラ
ンジスタのエミツタは共通接続されて、PNPトラ
ンジスタQ11〜Q13及び抵抗R9，R10，R14より成
る電流源に接続されている。またコレクタは、
NPNトランジスタQ14，Q15より成る電流ミラー
回路構成の能動負荷に接続されており、トランジ
スタQ9のコレクタ出力が出力トランジスタQ16の
ベースへ印加されている。出力トランジスタQ16
のエミツタは接地されてコレクタから増幅出力が
取り出される。尚、抵抗R11とPNPトランジスタ
Q17は先のPNPトランジスタQ11，Q12等と共に電
流源を構成しており、出力トランジスタQ16の能
動負荷となつている。出力端OUTと差動トラン
ジスタQ10のベース（逆相入力）とが帰還抵抗R13
により接続されて負帰還がかけられ歪率やＳ／Ｎ
の向上が図られている。またトランジスタQ9の
ベース（正相入力）は抵抗R12を介して基準電圧
Ｖγに接続されている。尚、出力トランジスタ
Q16のコレクタ・ベース間容量C1は位相補償用の
容量である。
部４へ入力される。このポストアンプ４は図示の
如き構成より成つている。すなわち、PNPトラン
ジスタQ9及びQ10を差動トランジスタとする差動
アンプ構成であつて、両トランジスタのベース間
に先のプロダクト出力が印加される。この両トラ
ンジスタのエミツタは共通接続されて、PNPトラ
ンジスタQ11〜Q13及び抵抗R9，R10，R14より成
る電流源に接続されている。またコレクタは、
NPNトランジスタQ14，Q15より成る電流ミラー
回路構成の能動負荷に接続されており、トランジ
スタQ9のコレクタ出力が出力トランジスタQ16の
ベースへ印加されている。出力トランジスタQ16
のエミツタは接地されてコレクタから増幅出力が
取り出される。尚、抵抗R11とPNPトランジスタ
Q17は先のPNPトランジスタQ11，Q12等と共に電
流源を構成しており、出力トランジスタQ16の能
動負荷となつている。出力端OUTと差動トラン
ジスタQ10のベース（逆相入力）とが帰還抵抗R13
により接続されて負帰還がかけられ歪率やＳ／Ｎ
の向上が図られている。またトランジスタQ9の
ベース（正相入力）は抵抗R12を介して基準電圧
Ｖγに接続されている。尚、出力トランジスタ
Q16のコレクタ・ベース間容量C1は位相補償用の
容量である。
上記第１図示の回路の特徴をより良く理解する
ために、第２図にブロツク図を示し、両図におい
て同等部分は同一符号により示す。図示の如く、
プロダクト出力である一対の正逆相信号は負荷抵
抗R5，R6を介して出力され、それぞれ演算増幅
器４の非反転及び反転入力に印加されている。こ
の増幅器４の出力と反転入力との間には抵抗R13
が設けられて電圧負帰還がかけられている。また
非反転入力と基準電圧Ｖγとの間には抵抗R12が
接続されており、この基準電圧Ｖγはまたプロダ
クト回路１の動作電圧としても用いられる。更に
は、当該基準電圧Ｖγはチユーニングメータ（図
示せず）の他端へ印加され、演算増幅器４の出力
OUTがFM検波信号となりMPX復調回路（図示
せず）へ入力されると共にチユーニングメータの
１入力端へ印加されるものである。
ために、第２図にブロツク図を示し、両図におい
て同等部分は同一符号により示す。図示の如く、
プロダクト出力である一対の正逆相信号は負荷抵
抗R5，R6を介して出力され、それぞれ演算増幅
器４の非反転及び反転入力に印加されている。こ
の増幅器４の出力と反転入力との間には抵抗R13
が設けられて電圧負帰還がかけられている。また
非反転入力と基準電圧Ｖγとの間には抵抗R12が
接続されており、この基準電圧Ｖγはまたプロダ
クト回路１の動作電圧としても用いられる。更に
は、当該基準電圧Ｖγはチユーニングメータ（図
示せず）の他端へ印加され、演算増幅器４の出力
OUTがFM検波信号となりMPX復調回路（図示
せず）へ入力されると共にチユーニングメータの
１入力端へ印加されるものである。
かかる構成において、プロダクト回路１の検波
動作については周知であるからその動作原理の説
明は省略される。
動作については周知であるからその動作原理の説
明は省略される。
本発明においては、ポストアンプとして演算増
幅器を用いてその増幅器に電圧負帰還をかけてい
るためにＳ／Ｎ及び歪率が改善がなされると共
に、負荷抵抗R5と電圧印加用抵抗R12との比
（R5／R12）が、負荷抵抗R6と負帰還抵抗R13との
比（R6／R13）に等しく選定されており、例えば
R5＝R6＝3KΩ、R12＝R13＝5.6KΩとされる。そ
の結果として最適同調時にはプロダクト検波部１
の正逆相出力の大きさが互いに等しくなるので演
算増幅器４の出力OUTの直流電圧が基準電圧Ｖ
γに等しくなる。従つて、離調時には演算増幅器
４の出力電圧が基準電圧を中心に変化するのでチ
ユニングメータの駆動に適した回路構成となつて
いる。
幅器を用いてその増幅器に電圧負帰還をかけてい
るためにＳ／Ｎ及び歪率が改善がなされると共
に、負荷抵抗R5と電圧印加用抵抗R12との比
（R5／R12）が、負荷抵抗R6と負帰還抵抗R13との
比（R6／R13）に等しく選定されており、例えば
R5＝R6＝3KΩ、R12＝R13＝5.6KΩとされる。そ
の結果として最適同調時にはプロダクト検波部１
の正逆相出力の大きさが互いに等しくなるので演
算増幅器４の出力OUTの直流電圧が基準電圧Ｖ
γに等しくなる。従つて、離調時には演算増幅器
４の出力電圧が基準電圧を中心に変化するのでチ
ユニングメータの駆動に適した回路構成となつて
いる。
またポストアンプにおいては第１図に示すよう
に差動トランジスタをPNP構成とすることによ
り、プロダクト検波部１における差動トランジス
タのスイツチング動作に起因するIFキヤリヤ信
号の漏洩をも抑圧しうることになる。なぜなら
ば、IFキヤリヤは10.7MHzであり、PNPトランジ
スタはIC構成ではそのT（カツトオフ周波数）
は大略10MHzであるから、キヤリヤ抑圧効果が期
待できることは明白である。
に差動トランジスタをPNP構成とすることによ
り、プロダクト検波部１における差動トランジス
タのスイツチング動作に起因するIFキヤリヤ信
号の漏洩をも抑圧しうることになる。なぜなら
ば、IFキヤリヤは10.7MHzであり、PNPトランジ
スタはIC構成ではそのT（カツトオフ周波数）
は大略10MHzであるから、キヤリヤ抑圧効果が期
待できることは明白である。
尚、プロダクト検波段１の第２及び第３の差動
回路を構成する各差動トランジスタQ3〜Q6の各
エミツタに抵抗R1〜R4をそれぞれ挿入した構成
となつている。これ等エミツタ抵抗を挿入するこ
とにより、従来の当該エミツタ抵抗のない場合の
回路に比しＳ／Ｎが約3dB向上することがわかつ
た。例えばエミツタ抵抗R1〜R4として100Ωに選
定すれば、従来の回路にて88dBのＳ／Ｎが91dB
まで向上することが実験により確認されている。
回路を構成する各差動トランジスタQ3〜Q6の各
エミツタに抵抗R1〜R4をそれぞれ挿入した構成
となつている。これ等エミツタ抵抗を挿入するこ
とにより、従来の当該エミツタ抵抗のない場合の
回路に比しＳ／Ｎが約3dB向上することがわかつ
た。例えばエミツタ抵抗R1〜R4として100Ωに選
定すれば、従来の回路にて88dBのＳ／Ｎが91dB
まで向上することが実験により確認されている。
これ等エミツタ抵抗の値としては約50Ω〜200
Ωの範囲の値が有効であつて、50Ωより小では従
来の回路構成と同等でありＳ／Ｎの改善は見られ
ず、また200Ωより大では差動トランジスタがス
イツチング動作をしなくなりプロダクト検波機能
そのものが失われることになり適当ではない。も
つとも、プロダクト検波回路１としては図示の回
路構成に限られることなく種々の構成としうる
が、本例のようにエミツタ抵抗を挿入した回路を
用いればＳ／Ｎの向上が可能であるから、後段の
帰還型演算増幅器と併用することによりFM検波
回路の特性向上がより顕著となる。
Ωの範囲の値が有効であつて、50Ωより小では従
来の回路構成と同等でありＳ／Ｎの改善は見られ
ず、また200Ωより大では差動トランジスタがス
イツチング動作をしなくなりプロダクト検波機能
そのものが失われることになり適当ではない。も
つとも、プロダクト検波回路１としては図示の回
路構成に限られることなく種々の構成としうる
が、本例のようにエミツタ抵抗を挿入した回路を
用いればＳ／Ｎの向上が可能であるから、後段の
帰還型演算増幅器と併用することによりFM検波
回路の特性向上がより顕著となる。
以上述べた如く、本発明によればＳ／Ｎ及び歪
率の改善が図れると共にチユーニングメータの駆
動に適した構成となる利点がある。
率の改善が図れると共にチユーニングメータの駆
動に適した構成となる利点がある。
第１図は本発明の実施例を示す回路図、第２図
は第１図の回路ブロツク図である。 主要部分の符号の説明、１……プロダクト検波
器、４……ポストアンプ、Ｖγ……基準電圧、
R5，R6……負荷抵抗、R13……帰還抵抗、R12…
…電圧印加用抵抗。
は第１図の回路ブロツク図である。 主要部分の符号の説明、１……プロダクト検波
器、４……ポストアンプ、Ｖγ……基準電圧、
R5，R6……負荷抵抗、R13……帰還抵抗、R12…
…電圧印加用抵抗。
Claims (1)
- 【特許請求の範囲】 １ 正相及び逆相出力端を有し該正相出力端が第
１負荷抵抗を介して電源に接続されかつ前記逆相
出力端が第２負荷抵抗を介して前記電源に接続さ
れてFM変調信号とこのFM変調信号に対してほ
ぼ90゜位相差を有する位相差信号とを乗算してそ
の乗算信号の正逆相出力を得るダブルバランス型
差動増幅アンプと、該ダブルバランス型差動増幅
アンプの正相出力が非反転入力に印加され逆相出
力が反転入力に印加された演算増幅器と、前記演
算増幅器の出力と反転入力との間に設けられた帰
還抵抗と、前記演算増幅器の非反転入力と所定基
準電圧の発生出力との間に設けられた電圧印加用
抵抗とを含み、前記第１負荷抵抗と前記電圧印加
用抵抗との比が前記第２負荷抵抗と前記帰還抵抗
との比に等しく選定されていることを特徴とする
FM検波回路。 ２ 前記演算増幅器は集積回路化されており、そ
の増幅用能動素子はPNPトランジスタより成るこ
とを特徴とする特許請求の範囲第１項記載の回
路。 ３ 前記ダブルバランス型差動増幅アンプは、エ
ミツタが共通接続された第１及び第２トランジス
タを有し両トランジスタのベース間に前記FM変
調信号が印加された第１差動回路と、エミツタが
それぞれ抵抗を介して前記第１トランジスタのコ
レクタに接続された第３及び第４トランジスタを
有しこの両トランジスタのベース間に前記位相差
信号が印加された第２差動回路と、エミツタがそ
れぞれ抵抗を介して前記第２トランジスタのコレ
クタに接続された第５及び第６トランジスタを有
しこの両トランジスタのベース間に前記位相差信
号が印加された第３差動回路とを含み、前記第３
及び第６トランジスタのコレクタが前記正相出力
端をなし、第４及び第５トランジスタのコレクタ
が逆相出力端をなすことを特徴とする特許請求の
範囲第１項記載の回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662078A JPS5552607A (en) | 1978-10-13 | 1978-10-13 | Fm detector circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662078A JPS5552607A (en) | 1978-10-13 | 1978-10-13 | Fm detector circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5552607A JPS5552607A (en) | 1980-04-17 |
| JPS6221283B2 true JPS6221283B2 (ja) | 1987-05-12 |
Family
ID=14939699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12662078A Granted JPS5552607A (en) | 1978-10-13 | 1978-10-13 | Fm detector circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5552607A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550518B2 (ja) * | 1986-01-17 | 1996-11-06 | ソニー株式会社 | Ｆｍ復調回路 |
-
1978
- 1978-10-13 JP JP12662078A patent/JPS5552607A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5552607A (en) | 1980-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| JP2009529822A (ja) | ラジオ受信機 | |
| JPS6117373B2 (ja) | ||
| US4054839A (en) | Balanced synchronous detector circuit | |
| JP3204565B2 (ja) | 位相シフト回路 | |
| US3628168A (en) | Differential amplifying circuit | |
| GB1575357A (en) | Quadrature type phase detectors | |
| JPS6221283B2 (ja) | ||
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JP3152715B2 (ja) | 掛算回路 | |
| JP3392682B2 (ja) | ミキサー回路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| JPH0239881B2 (ja) | ||
| JPH0441524B2 (ja) | ||
| JPH0448019Y2 (ja) | ||
| JP2932502B2 (ja) | 差動増幅回路 | |
| JPH0527282B2 (ja) | ||
| JP3234479B2 (ja) | Ｆｍ検波回路 | |
| JPH0113453Y2 (ja) | ||
| JPS6153907B2 (ja) | ||
| JPS6149846B2 (ja) | ||
| JPS6334360Y2 (ja) | ||
| JPS5848810Y2 (ja) | ドウキケンパカイロ |