JPS6223484B2 - - Google Patents
Info
- Publication number
- JPS6223484B2 JPS6223484B2 JP54115904A JP11590479A JPS6223484B2 JP S6223484 B2 JPS6223484 B2 JP S6223484B2 JP 54115904 A JP54115904 A JP 54115904A JP 11590479 A JP11590479 A JP 11590479A JP S6223484 B2 JPS6223484 B2 JP S6223484B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- amplifier
- output
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000605 extraction Methods 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、出力段がエミツタ接地型スイツチン
グトランジスタで構成されたスイツチング増幅器
に関し、スイツチングトランジスタのオンの期間
に蓄積された電荷をオフ時に強制的に引抜くこと
によりオフ時間を短縮して、スイツチングトラン
ジスタの同時導通を防止することを目的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching amplifier in which the output stage is composed of a grounded-emitter switching transistor. The purpose is to shorten the off time and prevent simultaneous conduction of switching transistors.
第1図に、出力段がエミツタ接地型スイツチン
グトランジスタで構成されたスイツチング増幅器
の従来例を示す。 FIG. 1 shows a conventional example of a switching amplifier in which the output stage is composed of grounded emitter switching transistors.
第1図において、1は比較器、2〜5はドライ
ブ段のトランジスタおよびエミツタ抵抗、6〜9
は出力段のベース抵抗およびスイツチングトラン
ジスタ、10,11はダイオード、12,13は
ローパスフイルタを構成するコイルおよびコンデ
ンサである。 In Fig. 1, 1 is a comparator, 2 to 5 are drive stage transistors and emitter resistors, and 6 to 9 are
10 and 11 are diodes, and 12 and 13 are coils and capacitors constituting a low-pass filter.
つぎに、第1図の動作を説明する。まず、比較
器1の入力には、他励式の場合は、入力信号と三
角波信号が加えられ、自励式の場合は、入力信号
と帰還信号が加えられて、パルス幅変調された方
形波信号を作る。その方形波信号によつて、ドラ
イブ段2〜5を駆動し、出力段6〜9を駆動す
る。そして出力段の方形波信号は、ローパスフイ
ルタ12,13を通して低周波信号に復調され
る。ここでダイオード10,11はコイル12の
電流エネルギーを回収するための、フライホイル
ダイオードである。 Next, the operation shown in FIG. 1 will be explained. First, an input signal and a triangular wave signal are applied to the input of comparator 1 in the case of a separately excited type, and an input signal and a feedback signal are added in the case of a self-excited type to generate a pulse width modulated square wave signal. make. The square wave signal drives drive stages 2-5 and output stages 6-9. The square wave signal at the output stage is then demodulated into a low frequency signal through low pass filters 12 and 13. Here, the diodes 10 and 11 are flywheel diodes for recovering the current energy of the coil 12.
第1図の出力段では、トランジスタ8,9が交
互にオン・オフしてコイル12を駆動している。 In the output stage of FIG. 1, transistors 8 and 9 are alternately turned on and off to drive the coil 12.
ところで、このトランジスタ8,9のオン期間
には、通常大量のベース電流が注入される。それ
によつて、ベース電極にはかなり大量の電荷が蓄
積される。この電荷は、オフ期間には抵抗6,7
を通して引抜かれ、引抜き終るとトランジスタ
8,9はオフになる。 By the way, a large amount of base current is normally injected during the ON period of the transistors 8 and 9. Thereby, a fairly large amount of charge is stored on the base electrode. This charge is transferred to resistors 6 and 7 during the off period.
The transistors 8 and 9 are turned off when the extraction is completed.
この引抜き時間が長くなると、一方のトランジ
スタの電荷が残つている間に、もう一方のトラン
ジスタがオンになるため、同時導通が起こり、そ
のため、電力損失が非常に増加したり、トランジ
スタ8,9が破壊する危険性がある。 If this withdrawal time becomes longer, simultaneous conduction occurs because one transistor is turned on while the other transistor remains charged, resulting in a significant increase in power loss and transistors 8 and 9. There is a risk of destruction.
この電荷蓄積量は、ドライブ段から供給するベ
ース電流を少くすれば少くなり、引抜き時間も短
くなるが、大出力時に十分に駆動できなるなる。 The amount of accumulated charge can be reduced by reducing the base current supplied from the drive stage, and the extraction time can also be shortened, but sufficient drive cannot be achieved at high output.
また、抵抗6,7の値を小さくすれば、引抜き
時間が短くなるが、その場合ドライブ段の電流を
多くしなければならず、それによつてドライブ段
の損失が増え、増幅器の効率が低下するという問
題がある。 Also, if the values of resistors 6 and 7 are reduced, the extraction time will be shortened, but in that case, the current in the drive stage must be increased, which increases the loss in the drive stage and reduces the efficiency of the amplifier. There is a problem.
この問題に対して、スイツチングトランジスタ
のベース・エミツタ間に電荷引抜き用のトランジ
スタを接続し、それをスイツチングトランジスタ
と差動的に駆動することにより、電荷を強力に引
抜き、それによつてスイツチングトランジスタの
同時導通を防止するようにしたスイツチング増幅
器はかなり有効なものである。 To solve this problem, by connecting a charge extraction transistor between the base and emitter of the switching transistor and driving it differentially with the switching transistor, the charge can be strongly extracted and the switching Switching amplifiers designed to prevent simultaneous conduction of transistors are quite effective.
第2図に、上記のように構成した回路例を示
す。 FIG. 2 shows an example of a circuit configured as described above.
第2図において、1〜13は第1図の同番号の
ものに対応しており、14〜19は差動増幅器を
構成するトランジスタおよび共通エミツタ抵抗、
20〜23は電荷引抜き回路を構成するベース抵
抗およびトランジスタである。 In FIG. 2, 1 to 13 correspond to the same numbers in FIG. 1, and 14 to 19 are transistors and common emitter resistors constituting a differential amplifier;
Reference numerals 20 to 23 are base resistors and transistors that constitute a charge extraction circuit.
まず比較器1の出力電圧が正の時は、トランジ
スタ14と17が導通し、15と16が非導通に
なるため、スイツチングトランジスタ8と、引抜
き用トランジスタ23がオンになり、コイル12
の入力側は正に駆動される。 First, when the output voltage of the comparator 1 is positive, the transistors 14 and 17 are conductive and the transistors 15 and 16 are non-conductive, so the switching transistor 8 and the extraction transistor 23 are turned on, and the coil 12 is turned on.
The input side of is driven positive.
つぎに、比較器1の出力電圧が負になると、逆
にスイツチングトランジスタ9と引抜き用トラン
ジスタ22がオンになる。 Next, when the output voltage of the comparator 1 becomes negative, the switching transistor 9 and the extraction transistor 22 are turned on.
このように、スイツチングトランジスタがオフ
になるべき期間には、ベース回路に入つている引
抜き用トランジスタがオンになるため、スイツチ
ングトランジスタのベース電極に蓄積されていた
電荷が強力に引抜かれ、同時導通が防止される。 In this way, during the period when the switching transistor should be off, the extraction transistor included in the base circuit is turned on, so the charge accumulated in the base electrode of the switching transistor is strongly extracted, and at the same time Conduction is prevented.
ところで、第2図の回路例では、トランジスタ
14と16のベースおよびトランジスタ15と1
7のベースが結合されているため、トランジスタ
14がオフになると同時にトランジスタ16がオ
ンになり、トランジスタ16がオフになると同時
にトランジスタ14がオンになる。そのため、引
抜き用トランジスタ22,23によつて、トラン
ジスタ8,9の電荷引抜き時間が短くなるとは言
つても、ゼロにはならないため、多少トランジス
タ8,9の同時導通が生ずる。 By the way, in the circuit example of FIG. 2, the bases of transistors 14 and 16 and the bases of transistors 15 and 1
Since the bases of 7 are coupled, transistor 16 is turned on at the same time that transistor 14 is turned off, and transistor 14 is turned on at the same time that transistor 16 is turned off. Therefore, although the extraction transistors 22 and 23 shorten the charge extraction time of the transistors 8 and 9, it does not become zero, and therefore, simultaneous conduction of the transistors 8 and 9 occurs to some extent.
それを防止するため第3図に示すように構成す
ることもできる。 In order to prevent this, a configuration as shown in FIG. 3 can be used.
第3図において、1〜23は第2図の同番号の
ものに対応しており、24〜27はバイアス用抵
抗である。 In FIG. 3, 1 to 23 correspond to the same numbers in FIG. 2, and 24 to 27 are bias resistors.
第3図では、トランジスタ15のベースと、ト
ランジスタ17のベース間にバイアス電圧を与え
ることにより、比較器1の出力電圧がこのバイア
ス電圧の範囲内の時にはトランジスタ14と16
は共に非導通となり、トランジスタ8,9が共に
オフとなる、いわゆる休止期間が発生し、それに
よつてトランジスタ8,9の同時導通を防止する
ようにしている。 In FIG. 3, by applying a bias voltage between the base of transistor 15 and the base of transistor 17, when the output voltage of comparator 1 is within the range of this bias voltage, transistors 14 and 16
A so-called rest period occurs in which both transistors 8 and 9 are turned off, thereby preventing transistors 8 and 9 from becoming conductive at the same time.
また、このバイアス電圧は、第4図に示すよう
な与え方をしても良い。 Further, this bias voltage may be applied as shown in FIG.
第4図において、8〜23は第2図の同番号の
ものに対応しており、28〜30は差動増幅器を
構成するトランジスタおよび電流源、31〜34
はカレントミラーを構成するトランジスタおよび
エミツタ抵抗、35は電流源、36は負荷抵抗で
あつて、28〜36で比較器1を構成しており、
37,38が休止期間を作るためのバイアス抵抗
である。 In FIG. 4, 8 to 23 correspond to the same numbers in FIG. 2, 28 to 30 are transistors and current sources that constitute a differential amplifier, and 31 to 34 are
35 is a current source, 36 is a load resistor, and 28 to 36 constitute a comparator 1,
37 and 38 are bias resistors for creating a rest period.
ところで、スイツチング用トランジスタ8,9
の直流電流増幅率は、大電流域では一般に10〜
20とかなり低い。そのため、大出力時にトラン
ジスタ8,9はかなり大量のベース電流を必要と
する。 By the way, switching transistors 8 and 9
The DC current amplification factor is generally 10 to 10 in the large current range.
20, which is quite low. Therefore, transistors 8 and 9 require a considerably large amount of base current at high output.
ところが、以上の回路例ではトランジスタ1
4,16から供給される駆動電流は、出力ベルト
に関係なく一定であるため、常に最大出力時の必
要駆動電流を保証する電流を供給していなければ
ならず、そのため小出力時にもかなり電力損失が
大きくなり、増幅器の効率を低下させるという問
題がある。 However, in the above circuit example, transistor 1
The drive current supplied from 4 and 16 is constant regardless of the output belt, so it must always supply a current that guarantees the required drive current at maximum output, so there is considerable power loss even at low output. There is a problem in that this increases the efficiency of the amplifier and reduces the efficiency of the amplifier.
本発明はこのような増幅器の効率低下を防止す
るようにしたもので、以下本発明の実施例につい
て説明する。 The present invention is designed to prevent such a decrease in amplifier efficiency, and embodiments of the present invention will be described below.
第5図は本発明の一実施例を示すもので、差動
増幅器14〜17のベースをローパスフイルタ1
2,13の出力に接続することによつて、出力レ
ベルに応じて、差動増幅器14〜17のエミツタ
電流を変化させ、小出力時には小さな駆動電流を
供給し、大出力時には大きな駆動電流を供給する
ようにしたものである。 FIG. 5 shows an embodiment of the present invention, in which the bases of the differential amplifiers 14 to 17 are connected to a low pass filter 1.
By connecting to the outputs of 2 and 13, the emitter current of the differential amplifiers 14 to 17 is changed according to the output level, supplying a small drive current when the output is small, and a large drive current when the output is large. It was designed to do so.
第5図において、8〜38は第4図の同番号の
ものに対応しており、39〜42は差動増幅器1
4〜17のエミツタ電流を供給するための抵抗お
よびダイオードである。 In FIG. 5, 8 to 38 correspond to the same numbers in FIG. 4, and 39 to 42 are differential amplifiers 1.
4 to 17 resistors and diodes for supplying emitter currents.
第5図の実施例は、抵抗およびダイオード39
〜42がなくても上記の効果が得られるが、抵抗
39,40を付加することによつて、さらに効果
が高められる。なお、ダイオード40,41は、
大出力時に差動増幅器のトランジスタ14〜17
の共通エミツタが逆バイアスになるのを防止する
ためのものである。 The embodiment of FIG.
Although the above effect can be obtained without the resistors 39 and 42, the effect is further enhanced by adding the resistors 39 and 40. Note that the diodes 40 and 41 are
Transistors 14 to 17 of the differential amplifier at high output
This is to prevent the common emitter from becoming reverse biased.
この実施例は、出力段にエミツタ接地形スイツ
チングトランジスタを使用したものであるが、第
6図に示すように、出力段にはコレクタ接地形ス
イツチングトランジスタを用い、そのドライブ段
に以上の回路を適用した場合についても、ドライ
ブ段トランジスタの同時導通を防止することがで
きる。 This embodiment uses a grounded emitter type switching transistor in the output stage, but as shown in Figure 6, a grounded collector type switching transistor is used in the output stage, and the above circuit is used in the drive stage. Even in the case where the above-described method is applied, simultaneous conduction of the drive stage transistors can be prevented.
第6図において1〜23は第2図の同番号のも
のに対応しており、43,44は出力段のコレク
タ接地型スイツチングトランジスタである。 In FIG. 6, numerals 1 to 23 correspond to the same numbers in FIG. 2, and 43 and 44 are output-stage common collector type switching transistors.
以上のように、本発明はエミツタ接地型の出力
段またはドライブ段のスイツチング用トランジス
タと、上記スイツチング用トランジスタのベー
ス・エミツタ間にコレクタとエミツタが接続され
た電荷引抜き用トランジスタと、一方の差動出力
で上記スイツチング用トランジスタのベースを駆
動し、もう一方の差動出力で上記電荷引抜き用ト
ランジスタのベースを駆動するようにした差動増
幅器と、上記差動増幅器を駆動する前段増幅器
と、上記スイツチング用トランジスタの出力側に
接続されたローパスフイルタとで構成され、上記
差動増幅器の一方の入力電極のうち上記スイツチ
ング用トランジスタのベースを駆動するスイツチ
ング用トランジスタを上記ローパスフイルタの出
力側に接続し、他方のスイツチング用トランジス
タを上記前段増幅器の出力側に接続したものであ
るから、スイツチングトランジスタの同時導通に
よる破壊および効率低下を防止することができ、
また、スイツチングトランジスタに出力レベルに
応じた駆動電流を流すことができ増幅器の効率低
下を防止することができる。 As described above, the present invention includes a common emitter type switching transistor in the output stage or drive stage, a charge extraction transistor in which the collector and emitter are connected between the base and emitter of the switching transistor, and one differential transistor. a differential amplifier whose output drives the base of the switching transistor and whose other differential output drives the base of the charge extraction transistor; a preamplifier that drives the differential amplifier; a low-pass filter connected to the output side of the switching transistor, and a switching transistor that drives the base of the switching transistor among one input electrode of the differential amplifier is connected to the output side of the low-pass filter; Since the other switching transistor is connected to the output side of the preamplifier, it is possible to prevent damage and decrease in efficiency due to simultaneous conduction of the switching transistors.
Furthermore, a drive current corresponding to the output level can be caused to flow through the switching transistor, and a decrease in efficiency of the amplifier can be prevented.
第1図は従来例の回路図、第2図〜第4図は本
発明を完成する過程で考え出された回路図、第5
図、第6図は本発明の実施例のスイツチング増幅
器の回路図である。
8,9……エミツタ接地型の出力段スイツチン
グトランジスタ、14〜19……差動増幅器、2
2,23……電荷引抜き用トランジスタ、24〜
27……バイアス電圧を与える回路、12,13
……ローパスフイルタ、43,44……コレクタ
接地型のスイツチングトランジスタ。
Fig. 1 is a circuit diagram of a conventional example, Figs. 2 to 4 are circuit diagrams devised in the process of completing the present invention, and Fig. 5 is a circuit diagram of a conventional example.
6 are circuit diagrams of a switching amplifier according to an embodiment of the present invention. 8, 9...Emitter grounded type output stage switching transistor, 14-19...Differential amplifier, 2
2, 23...Transistor for charge extraction, 24-
27... Circuit providing bias voltage, 12, 13
...Low-pass filter, 43, 44... Grounded collector type switching transistor.
Claims (1)
スイツチング用トランジスタと、上記スイツチン
グ用トランジスタのベース・エミツタ間にコレク
タとエミツタが接続された電荷引抜き用トランジ
スタと、一方の差動出力で上記スイツチング用ト
ランジスタのベースを駆動し、もう一方の差動出
力で上記電荷引抜き用トランジスタのベースを駆
動するようにした差動増幅器と、上記差動増幅器
を駆動する前段増幅器と、上記スイツチング用ト
ランジスタの出力側に接続されたローパスフイル
タとで構成され、上記差動増幅器の入力電極のう
ち上記スイツチング用トランジスタのベースを駆
動する素子の入力電極を上記ローパスフイルタの
出力側に接続し、他方を上記前段増幅器の出力側
に接続したスイツチング増幅器。 2 特許請求の範囲第1項において、スイツチン
グ用トランジスタ、引抜き用トランジスタおよび
差動増幅器がそれぞれ相補型トランジスタによつ
て正負対称に配置され、上記一方の差動増幅器の
前段増幅器側の入力電極と、それと相補の関係に
あるもう一方の差動増幅器の前段増幅器側の入力
電極との間にバイアス電圧を与えることにより、
上記相補関係にある両方のスイツチング用トラン
ジスタが共に開放となる休止期間を設けるように
したことを特徴とするスイツチング増幅器。 3 特許請求の範囲第1項において、スイツチン
グ用トランジスタのコレクタ側に、さらにもう一
段コレクタ接地型のスイツチング用トランジスタ
を接続したことを特徴とするスイツチング増幅
器。[Claims] 1. A switching transistor of a grounded emitter type in an output stage or a drive stage, a charge extraction transistor whose collector and emitter are connected between the base and emitter of the switching transistor, and one differential output. a differential amplifier whose differential output drives the base of the switching transistor and whose other differential output drives the base of the charge extraction transistor; a preamplifier that drives the differential amplifier; A low-pass filter is connected to the output side of the transistor, and among the input electrodes of the differential amplifier, the input electrode of the element that drives the base of the switching transistor is connected to the output side of the low-pass filter, and the other is connected to the output side of the low-pass filter. A switching amplifier connected to the output side of the above preamplifier. 2. In claim 1, the switching transistor, the extraction transistor, and the differential amplifier are each arranged symmetrically in positive and negative directions by complementary transistors, and an input electrode on the front-stage amplifier side of one of the differential amplifiers, By applying a bias voltage between it and the input electrode on the front stage amplifier side of the other complementary differential amplifier,
A switching amplifier characterized in that a rest period is provided in which both switching transistors in the complementary relationship are open. 3. The switching amplifier according to claim 1, further comprising one more stage of common collector type switching transistor connected to the collector side of the switching transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11590479A JPS5640313A (en) | 1979-09-10 | 1979-09-10 | Switching amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11590479A JPS5640313A (en) | 1979-09-10 | 1979-09-10 | Switching amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5640313A JPS5640313A (en) | 1981-04-16 |
| JPS6223484B2 true JPS6223484B2 (en) | 1987-05-23 |
Family
ID=14674079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11590479A Granted JPS5640313A (en) | 1979-09-10 | 1979-09-10 | Switching amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5640313A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919423A (en) * | 1982-07-26 | 1984-01-31 | Hitachi Ltd | Pulse voltage generation circuit |
| JPS59122005A (en) * | 1982-12-27 | 1984-07-14 | Pioneer Electronic Corp | Pulse-width modulating power amplifier |
| JPH0622322B2 (en) * | 1984-03-02 | 1994-03-23 | ローム株式会社 | Switching transistor protection circuit |
| JPS61293185A (en) * | 1985-06-20 | 1986-12-23 | Nec Corp | Driver circuit |
-
1979
- 1979-09-10 JP JP11590479A patent/JPS5640313A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5640313A (en) | 1981-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US4430625A (en) | Power amplifier | |
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| JPH02262705A (en) | Pulse width modulation amplifier circuit | |
| US4100501A (en) | Audio frequency power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| US4045744A (en) | Low-frequency power amplifier | |
| JPH0132684B2 (en) | ||
| JPS6223484B2 (en) | ||
| US3659218A (en) | Amplifier having improved load protective circuit | |
| US4205273A (en) | Pulse signal amplifier | |
| JPS5945704A (en) | Transistor power amplifying circuit | |
| US4443771A (en) | Power amplifier | |
| JPH0744403B2 (en) | Low distortion class D power amplifier | |
| KR790001825Y1 (en) | Protection circuit of pulse width modulation amplifier | |
| JPS6210906A (en) | Transistor amplifier | |
| JPS5827539Y2 (en) | audio amplifier | |
| JPH04407B2 (en) | ||
| JP3310889B2 (en) | Class B output amplifier circuit | |
| JPH0744398B2 (en) | Push-pull amplifier | |
| US4366448A (en) | Power-amplifying circuit | |
| JPH03742Y2 (en) | ||
| JPS6017168B2 (en) | Pulse width modulation output amplifier circuit | |
| JP3310890B2 (en) | Class B output amplifier circuit | |
| JPS6030132B2 (en) | Pulse width control circuit |