JPS6225287B2 - - Google Patents
Info
- Publication number
- JPS6225287B2 JPS6225287B2 JP55014492A JP1449280A JPS6225287B2 JP S6225287 B2 JPS6225287 B2 JP S6225287B2 JP 55014492 A JP55014492 A JP 55014492A JP 1449280 A JP1449280 A JP 1449280A JP S6225287 B2 JPS6225287 B2 JP S6225287B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電流反転比を可変することの出来る
電流ミラー回路に関するもので、特にラジオ受信
機の電界強度表示回路等に用いて好適な電流ミラ
ー回路を提供せんとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current mirror circuit that can vary the current reversal ratio, and particularly aims to provide a current mirror circuit suitable for use in field strength display circuits of radio receivers, etc. It is something.
従来、第1図に示す如き電流ミラー回路が公知
である。これは、定電流源1に一定の電流I0を流
すことにより、ダイオード2にも前記電流I0を流
し、前記電流I0に相関する反転電流I1をトランジ
スタ3のコレクタに得るものである。その時ダイ
オード2とトランジスタ3とのエミツタ面積比を
lとすることにより、I1=l・I0となる。(例え
ば、l=1とすれば、トランジスタ3のコレクタ
電流I1はI0となり、l=2とすれば、I1は2I0とな
る。)しかして、第1図の電流ミラー回路は、ダ
イオード2の特性とトランジスタ3の特性とを整
合させることにより、ダイオード2に流れる電流
と所定の関係を正確に維持する電流を得ることが
出来るので、特にIC(集積回路)に多用されて
いた。 Conventionally, a current mirror circuit as shown in FIG. 1 is known. This is done by passing a constant current I0 through the constant current source 1, causing the current I0 to flow through the diode 2, and obtaining an inverted current I1 correlated to the current I0 at the collector of the transistor 3. . At this time, by setting the emitter area ratio of diode 2 and transistor 3 to l, I 1 =l·I 0 . (For example, if l=1, the collector current I 1 of transistor 3 becomes I 0 ; if l=2, I 1 becomes 2I 0. ) Therefore, the current mirror circuit of FIG. By matching the characteristics of the diode 2 and the characteristics of the transistor 3, it is possible to obtain a current that accurately maintains a predetermined relationship with the current flowing through the diode 2, so it is often used in ICs (integrated circuits).
しかしながら、前記第1図の回路は、基準電流
の変化に応じて反転比を変化する必要のある場合
等には使用することが出来ないという欠点を有し
ていた。例えば、ラジオ受信機の電界強度表示回
路においては、電界強度の大きさに応じた信号
(電流)を電界強度表示メータに流す必要がある
が、反転比が一定であると、電界強度と電界強度
表示メータ入力信号との関係が一定となり、適切
な表示を行い得なかつた。 However, the circuit shown in FIG. 1 has the disadvantage that it cannot be used in cases where the inversion ratio needs to be changed in response to changes in the reference current. For example, in the field strength display circuit of a radio receiver, it is necessary to send a signal (current) corresponding to the magnitude of the field strength to the field strength display meter, but if the inversion ratio is constant, the field strength The relationship with the display meter input signal became constant, and appropriate display could not be performed.
本発明は上述の点に鑑み成されたもので、以下
実施例に基き図面を参照しながら説明する。第2
図は本発明の原理を示すもので、4はエミツタが
電源ライン5に、コレクタが電流出力端子6に接
続された第1PNPトランジスタ、7はベース・エ
ミツタ及びコレクタがそれぞれ前記第1トランジ
スタ4のベース、エミツタ及びコレクタに接続さ
れた第2PNPトランジスタ、8は前記第1トラン
ジスタ4のエミツタ・ベース間に接続された基準
ダイオード、9は該基準ダイオード8と並列接続
されたスイツチ10とダイオード11とから成る
直列回路、12は少なくとも前記基準ダイオード
8に順方向電流を与える為の定電流回路である。
しかして、使用されているダイオード及びトラン
ジスタは、すべてエミツタ面積が等しくなる様に
設定されており、定電流回路12に流れる電流は
I0に設定されている。 The present invention has been made in view of the above points, and will be described below based on embodiments with reference to the drawings. Second
The figure shows the principle of the present invention, in which 4 is a first PNP transistor whose emitter is connected to a power supply line 5 and its collector is connected to a current output terminal 6; 7 is a base, emitter, and collector are the base of the first transistor 4, respectively. , a second PNP transistor connected to the emitter and collector, 8 a reference diode connected between the emitter and base of the first transistor 4, and 9 a switch 10 and a diode 11 connected in parallel with the reference diode 8. The series circuit 12 is a constant current circuit for providing forward current to at least the reference diode 8.
Therefore, the diodes and transistors used are all set to have the same emitter area, and the current flowing through the constant current circuit 12 is
I is set to 0 .
いま、スイツチ10が閉成されているとすれ
ば、第1及び第2トランジスタ4及び7のベー
ス・エミツタ間に2個のダイオード8及び11が
並列接続されることになり、前記ダイオード8及
び11には、それぞれI0/2の電流が流れる。その
為、第1及び第2トランジスタ4及び7にも、そ
れぞれI0/2の電流が流れ、従つて出力端子6にはI0
の出力電流を得ることが出来る。 If the switch 10 is now closed, two diodes 8 and 11 are connected in parallel between the bases and emitters of the first and second transistors 4 and 7. A current of I 0 /2 flows through each of them. Therefore, a current of I 0 /2 flows through the first and second transistors 4 and 7, respectively, so that an output current of I 0 can be obtained at the output terminal 6.
又、スイツチ10が開放されているとすれば、
第1及び第2トランジスタ4及び7のベース・エ
ミツタ間に基準ダイオード8のみが接続されるこ
とになり、前記基準ダイオード8には定電流回路
12に流れる電流I0と等しい電流が流れる。その
為第1及び第2トランジスタ4及び7にも、それ
ぞれI0の電流が流れ、従つて出力端子6には2I0の
出力電流を得ることが出来る。それ故、第2図の
電流ミラー回路は、外部からの前記スイツチの制
御により、反転比「1」の電流ミラー回路として
の使用、及び反転比「2」の電流ミラー回路とし
ての使用を行うことが出来る。第2図の電流ミラ
ー回路において、ベース・エミツタ及びコレクタ
がそれぞれ共通接続されたトランジスタをn個設
け、かつスイツチとダイオードとの直列回路をm
個設け、m個のスイツチを単一の制御信号又は互
いに独立のm個の制御信号により制御すれば、複
数の反転比を有する回路として利用出来、その時
の動作原理は、第2図の場合と同様に説明出来
る。 Also, if the switch 10 is open,
Only the reference diode 8 is connected between the bases and emitters of the first and second transistors 4 and 7, and a current equal to the current I 0 flowing through the constant current circuit 12 flows through the reference diode 8. Therefore, a current of I 0 flows through the first and second transistors 4 and 7, respectively, so that an output current of 2I 0 can be obtained at the output terminal 6. Therefore, the current mirror circuit in FIG. 2 can be used as a current mirror circuit with an inversion ratio of "1" or as a current mirror circuit with an inversion ratio of "2" by controlling the switch from the outside. I can do it. In the current mirror circuit shown in Fig. 2, n transistors are provided whose bases, emitters, and collectors are connected in common, and a series circuit of a switch and a diode is connected to m transistors.
If the m switches are controlled by a single control signal or by m mutually independent control signals, it can be used as a circuit with multiple inversion ratios. It can be explained in the same way.
第3図は、本発明の一実施例を示すもので、1
3はベース・エミツタ、及びコレクタを有する第
1トランジスタ、14は該第1トランジスタ13
とベース、エミツタ、及びコレクタが共通接続さ
れた第2トランジスタ、15はコレクタが入力端
子16に、ベースがトランジスタ17のエミツ
タ・ベース路を介して自己のコレクタに接続され
た基準バイアス手段となる第3トランジスタ、1
8は、ベース及びコレクタが前記第3トランジス
タ15と共通接続されたバイアス手段となる第4
トランジスタ、19はコレクタ・エミツタ路が電
源20と前記第4トランジスタ18のエミツタと
の間に挿入され、ベースが制御入力端子21に接
続された電子スイツチを構成する第5トランジス
タ、16は少くとも前記第3トランジスタに順方
向電流を供給する為の電流源が接続される入力端
子、22は第1及び第2トランジスタ13及び1
4に流れるコレクタ電流を出力する為の出力端子
である。尚、トランジスタ23,24及び25
は、整合の為のもので、電子スイツチとして動作
する第5トランジスタ19と同一の特性を有する
ものである。 FIG. 3 shows one embodiment of the present invention.
3 is a first transistor having a base, emitter, and collector; 14 is the first transistor 13;
and a second transistor 15 whose base, emitter, and collector are commonly connected; a second transistor 15 serving as a reference bias means whose collector is connected to the input terminal 16 and whose base is connected to its own collector via the emitter-base path of the transistor 17; 3 transistors, 1
8 is a fourth transistor whose base and collector are commonly connected to the third transistor 15 and serves as a biasing means.
A fifth transistor, 16, constitutes an electronic switch whose collector-emitter path is inserted between the power supply 20 and the emitter of the fourth transistor 18 and whose base is connected to the control input terminal 21; An input terminal to which a current source for supplying forward current to the third transistor is connected; 22 indicates the first and second transistors 13 and 1;
This is an output terminal for outputting the collector current flowing through 4. Note that the transistors 23, 24 and 25
is for matching and has the same characteristics as the fifth transistor 19 which operates as an electronic switch.
次に動作を説明する。図示しない電流源によ
り、I0の電流が入力端子16から流出していると
し、制御入力端子21に電流が流れていないとす
れば、第5トランジスタ19は完全導通状態を呈
し、トランジスタ17の作用により第3及び第4
トランジスタ15及び18に等しくI0/2の電流が流
れる。その為、第1及び第2トランジスタ13及
び14にも等しくI0/2の電流が流れ、出力端子22
にはI0の電流が得られる。従つて、第5トランジ
スタ19が完全導通状態を呈しているとき、第3
図の電流ミラー回路は、電流反転比「1」の電流
ミラー回路として動作する。 Next, the operation will be explained. Assuming that a current of I0 is flowing out from the input terminal 16 by a current source (not shown), and no current is flowing to the control input terminal 21, the fifth transistor 19 is fully conductive, and the effect of the transistor 17 is 3rd and 4th
An equal current of I 0 /2 flows through transistors 15 and 18 . Therefore, a current of I 0 /2 equally flows through the first and second transistors 13 and 14, and a current of I 0 is obtained at the output terminal 22. Therefore, when the fifth transistor 19 is fully conductive, the third
The current mirror circuit shown in the figure operates as a current mirror circuit with a current reversal ratio of "1".
又、制御入力端子21に電源電圧に対して十分
小なる信号(負信号でもよい)が印加されている
とすれば、第5トランジスタ19は完全非導通状
態を呈し、第4トランジスタ18には全く電流が
流れなくなる。その為、入力端子16に流れる電
流I0はすべて第3トランジスタ15を介して流れ
ることになり、その結果、第1及び第2トランジ
スタ13及び14に等しくI0の電流が流れる。従
つて、出力端子22には2I0の電流が得られるこ
とになり、第3図の電流ミラー回路は、電流反転
比「2」の電流ミラー回路となる。 Furthermore, if a signal sufficiently small (a negative signal may be applied) relative to the power supply voltage is applied to the control input terminal 21, the fifth transistor 19 will be completely non-conductive, and the fourth transistor 18 will be completely non-conductive. Current stops flowing. Therefore, all of the current I 0 flowing to the input terminal 16 flows through the third transistor 15, and as a result, the current I 0 equally flows through the first and second transistors 13 and 14. Therefore, a current of 2I 0 is obtained at the output terminal 22, and the current mirror circuit shown in FIG. 3 becomes a current mirror circuit with a current reversal ratio of "2".
しかして、第5トランジスタ19は、完全導通
状態と完全非導通状態との間の能動状態を取り得
るので、制御入力端子21に連続的に変化する制
御信号を印加することにより、電流反転比を
「1」から「2」の間で、自在に変化させること
が出来、様々な応用が可能である。 Since the fifth transistor 19 can take an active state between a fully conductive state and a completely non-conductive state, the current reversal ratio can be adjusted by applying a continuously changing control signal to the control input terminal 21. It can be freely changed between "1" and "2", and various applications are possible.
例えば、第3図の電流ミラー回路を、ラジオ受
信機の電界強度表示回路に利用すると、直線表示
範囲の拡大を計ることが出来る。例えば、従来の
電流反転比が固定された電流ミラー回路では、第
4図点線で示す如く、直線表示範囲が狭いもので
あつたが、本発明に係る第3図の電流ミラー回路
を利用し、入力端子16に電界強度に応じた信号
(例えば、第4図の点線で示される信号)に応じ
て変化する電流を流し、制御入力端子21に、同
じく電界強度に応じた信号を印加し、第5トラン
ジスタ19が飽和状態から能動状態に移行する電
界強度を、第4図の点Aに設定し、前記第5トラ
ンジスタ19が動動状態から遮断状態に移行する
電界強度を、第4図の点Bに設定すれば、前記点
Aと点Bとの間を略直線化することが出来、全体
として直線表示範囲の拡大を計ることが出来る。 For example, if the current mirror circuit shown in FIG. 3 is used in a field strength display circuit of a radio receiver, it is possible to expand the linear display range. For example, in a conventional current mirror circuit with a fixed current reversal ratio, the linear display range was narrow as shown by the dotted line in Figure 4, but by using the current mirror circuit in Figure 3 according to the present invention, A current that changes according to a signal corresponding to the electric field strength (for example, the signal indicated by the dotted line in FIG. 4) is applied to the input terminal 16, and a signal corresponding to the electric field strength is applied to the control input terminal 21. The electric field strength at which the fifth transistor 19 transitions from the saturated state to the active state is set at point A in FIG. If set to B, the distance between the points A and B can be made into a substantially straight line, and the overall straight line display range can be expanded.
以上述べた如く、本発明に係る電流ミラー回路
は、電流反転比を自在に変化することが出来るの
で、利用の仕方に応じた信号を得ることが出来、
特に制御方法を考慮することにより、大きな自由
度を持つことが出来る優れたものである。 As described above, since the current mirror circuit according to the present invention can freely change the current reversal ratio, it is possible to obtain a signal depending on how it is used.
It is an excellent device that can have a large degree of freedom, especially by considering the control method.
第1図は従来の電流ミラー回路を示す回路図、
第2図は本発明の基本原理を示す回路図、第3図
は本発明の一実施例を示す回路図、及び第4図は
本発明の説明に供する為の特性図である。
主な図番の説明、4,7,13,14,15,
18,19……トランジスタ、8,11……ダイ
オード、10……スイツチ。
Figure 1 is a circuit diagram showing a conventional current mirror circuit.
FIG. 2 is a circuit diagram showing the basic principle of the invention, FIG. 3 is a circuit diagram showing an embodiment of the invention, and FIG. 4 is a characteristic diagram for explaining the invention. Explanation of main drawing numbers, 4, 7, 13, 14, 15,
18, 19...transistor, 8, 11...diode, 10...switch.
Claims (1)
接続され、エミツタが電源ラインに接続されるn
個のトランジスタと、該トランジスタのベース・
エミツタ間に順方向バイアスを与える為、ベース
が前記n個のトランジスタのベースに接続され、
エミツタが電源ラインに接続される基準バイアス
手段となるトランジスタと、該基準バイアス手段
となるトランジスタに順方向電流を与える電流源
と、ベース及びコレクタが前記基準バイアス手段
となるトランジスタのベース及びコレクタにそれ
ぞれ接続されたm個のトランジスタと、該m個の
トランジスタに順方向電流を与える為、前記m個
のトランジスタのエミツタに接続されるm個の制
御トランジスタと、該m個の制御トランジスタを
制御する為の制御信号が印加される制御入力端子
と、前記n個のトランジスタの共通コレクタに接
続される出力端子とから成り、前記制御信号に応
じて、前記基準バイアス手段となるトランジスタ
に流れる電流を制御し、前記出力端子に前記基準
バイアス手段となるトランジスタに流れる電流の
n倍の出力電流を発生する様にしたことを特徴と
する電源ミラー回路。1 At least the base and collector are connected in common, and the emitter is connected to the power supply line.
transistor and its base
The base is connected to the bases of the n transistors in order to apply a forward bias between the emitters,
a transistor whose emitter is connected to a power supply line and which serves as a reference bias means; a current source that provides a forward current to the transistor which serves as the reference bias means; and a base and collector connected to the base and collector of the transistor which serves as the reference bias means, respectively. m transistors connected to each other, for giving forward current to the m transistors, m control transistors connected to the emitters of the m transistors, and for controlling the m control transistors. a control input terminal to which a control signal is applied, and an output terminal connected to a common collector of the n transistors, and controls the current flowing through the transistor serving as the reference bias means in accordance with the control signal. . A power supply mirror circuit, characterized in that the output terminal is configured to generate an output current n times as large as the current flowing through the transistor serving as the reference bias means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1449280A JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1449280A JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56131213A JPS56131213A (en) | 1981-10-14 |
| JPS6225287B2 true JPS6225287B2 (en) | 1987-06-02 |
Family
ID=11862543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1449280A Granted JPS56131213A (en) | 1980-02-07 | 1980-02-07 | Current miller circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56131213A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190085832A (en) * | 2018-01-11 | 2019-07-19 | 오므론 가부시키가이샤 | Output circuit and output method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810458U (en) * | 1971-06-17 | 1973-02-05 |
-
1980
- 1980-02-07 JP JP1449280A patent/JPS56131213A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190085832A (en) * | 2018-01-11 | 2019-07-19 | 오므론 가부시키가이샤 | Output circuit and output method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56131213A (en) | 1981-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3310688A (en) | Electrical circuits | |
| US3848139A (en) | High-gain comparator circuit | |
| US3508081A (en) | Circuit arrangement for supplying a current signal to one or two loads | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4220877A (en) | Temperature compensated switching circuit | |
| JP2542722B2 (en) | Asymmetric signal generation circuit | |
| JPS6225287B2 (en) | ||
| JPH04294631A (en) | Delay device that can be adjusted | |
| US4386325A (en) | Circuit arrangement for reproducing in an output circuit a current flowing in an input circuit | |
| US4413227A (en) | Negative resistance element | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| JPS5845213B2 (en) | Current control hysteresis circuit | |
| JPH0315844B2 (en) | ||
| EP0443238A2 (en) | Precision switched current source | |
| JPS59144209A (en) | Offset voltage trimming circuit of operational amplifier | |
| JPH0216293Y2 (en) | ||
| JPS5926661Y2 (en) | FM receiver tuning display device | |
| JPH03102700A (en) | Two-phase clock shift register of bipolar technique | |
| JPH0614497Y2 (en) | Multi constant current source circuit | |
| JPS5848922B2 (en) | Fukugoutei Denriyu Cairo | |
| JPH0544844B2 (en) | ||
| JPS6143018A (en) | Signal switching circuit | |
| JPH0570970B2 (en) | ||
| JPH10107550A (en) | Mute circuit | |
| JPS5972220A (en) | Schmitt trigger circuit |