JPS6227411B2 - - Google Patents
Info
- Publication number
- JPS6227411B2 JPS6227411B2 JP54168498A JP16849879A JPS6227411B2 JP S6227411 B2 JPS6227411 B2 JP S6227411B2 JP 54168498 A JP54168498 A JP 54168498A JP 16849879 A JP16849879 A JP 16849879A JP S6227411 B2 JPS6227411 B2 JP S6227411B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- display
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明はデイスプレイ用駆動回路をLSIの１チ
ツプ内に内蔵するマイクロコンピユータに関す
る。
ツプ内に内蔵するマイクロコンピユータに関す
る。
従来デイスプレイ用駆動回路をそのチツプ内に
内蔵するマイクロコンピユータにおいては、内蔵
するRAM（ランダムアクセスメモリー）又はレ
ジスターの一部をデイスプレイ用のエリアとして
用いてきた。このデイスプレイエリアから必要な
データをデイスプレイ用のデータストア回路へ転
送してデイスプレイドライバーよりデイスプレイ
素子をドライブする。又はデイスプレイエリアか
ら必要なデータを読み出して表示データの変更を
行なう。第１図は従来の表示用ドライバ回路の一
例を示す。内部データの保持として２n×２mビツ
トの記憶容量を有するRAM５を用い、このRAM
のアドレス指定のためにＸアドレス信号３を出力
するｎビツトのＸレジスタ４とＹアドレス信号２
を出力するｍビツトのＹレジスタ１を備えてい
る。RAM５の出力はｌビツトの構成のバス６を
介してアキユームレータ７と結合されている。又
デイスプレイ回路はアキユームレータからのデー
タをシフトレジスタ９にシリアルに転送しそのパ
ラレル出力１０からドライバ１２に入力され、ド
ライバ１２の出力はドライブ出力１１により表示
装置１３をドライブする。RAM５の一部がデイ
スプレイデータのストア回路として用いられてお
り、その都度ソフトウエアによりRAM５からア
キユームレータ７を介して転送命令によりシフト
レジスタに転送される。通常デイスプレイ装置と
しては液晶、発光ダイオード、螢光表示器が多く
用いられており、多数セグメントを少ないピン数
で効率よくドライブするためにダイナミツクドラ
イブ方式が用いられている。例えば128のセグメ
ントをドライブするには1/8デユーテイにして８
本のタイミング信号と16本のデータ信号によるマ
トリツクスをとる。この時間題となるのはもし表
示デユーテイの１サイクルを8msecとするとデー
タの転送は8msecの1/8すなわち1msecに１回行
なわねばならない。第２図にこのタイミングを示
すがToをデータを１回書き換える周期即ち
1msec、データを書き換える時間をTDTとする
と、このシステムにおいてはデータを１回書き換
えるにはRAMのアドレス設定即ちＸレジスタ
４，Ｙレジスタ１の設定を行ない、RAMのデー
タをアキユームレータ７に転送し、更にそこから
シフトレジスタ９に転送する。これを何回か繰り
返すと（例えば16ビツトのシフトレジスタで、デ
ータが４ビツトパラレルとすれば４回）始めて駆
動データの書き換えが完了する。そうすると、第
２図に示すようにデータを書き換える処理時間が
余りにもかかり、本来のマイクロコンピユータの
処理時間が、少なくなつてしまうという重大な欠
点がある。更にはデータの書き換えを行つた残り
の時間での処理がTo内にきちんとおさまらない
と、Toが変動し表示装置の明るさのむらを生じ
させる。
内蔵するマイクロコンピユータにおいては、内蔵
するRAM（ランダムアクセスメモリー）又はレ
ジスターの一部をデイスプレイ用のエリアとして
用いてきた。このデイスプレイエリアから必要な
データをデイスプレイ用のデータストア回路へ転
送してデイスプレイドライバーよりデイスプレイ
素子をドライブする。又はデイスプレイエリアか
ら必要なデータを読み出して表示データの変更を
行なう。第１図は従来の表示用ドライバ回路の一
例を示す。内部データの保持として２n×２mビツ
トの記憶容量を有するRAM５を用い、このRAM
のアドレス指定のためにＸアドレス信号３を出力
するｎビツトのＸレジスタ４とＹアドレス信号２
を出力するｍビツトのＹレジスタ１を備えてい
る。RAM５の出力はｌビツトの構成のバス６を
介してアキユームレータ７と結合されている。又
デイスプレイ回路はアキユームレータからのデー
タをシフトレジスタ９にシリアルに転送しそのパ
ラレル出力１０からドライバ１２に入力され、ド
ライバ１２の出力はドライブ出力１１により表示
装置１３をドライブする。RAM５の一部がデイ
スプレイデータのストア回路として用いられてお
り、その都度ソフトウエアによりRAM５からア
キユームレータ７を介して転送命令によりシフト
レジスタに転送される。通常デイスプレイ装置と
しては液晶、発光ダイオード、螢光表示器が多く
用いられており、多数セグメントを少ないピン数
で効率よくドライブするためにダイナミツクドラ
イブ方式が用いられている。例えば128のセグメ
ントをドライブするには1/8デユーテイにして８
本のタイミング信号と16本のデータ信号によるマ
トリツクスをとる。この時間題となるのはもし表
示デユーテイの１サイクルを8msecとするとデー
タの転送は8msecの1/8すなわち1msecに１回行
なわねばならない。第２図にこのタイミングを示
すがToをデータを１回書き換える周期即ち
1msec、データを書き換える時間をTDTとする
と、このシステムにおいてはデータを１回書き換
えるにはRAMのアドレス設定即ちＸレジスタ
４，Ｙレジスタ１の設定を行ない、RAMのデー
タをアキユームレータ７に転送し、更にそこから
シフトレジスタ９に転送する。これを何回か繰り
返すと（例えば16ビツトのシフトレジスタで、デ
ータが４ビツトパラレルとすれば４回）始めて駆
動データの書き換えが完了する。そうすると、第
２図に示すようにデータを書き換える処理時間が
余りにもかかり、本来のマイクロコンピユータの
処理時間が、少なくなつてしまうという重大な欠
点がある。更にはデータの書き換えを行つた残り
の時間での処理がTo内にきちんとおさまらない
と、Toが変動し表示装置の明るさのむらを生じ
させる。
本発明はこのような欠点を除去したものであり
従つて本発明の目的はデイスプレイデータをソフ
トによりいちいち転送しないでも自動的に必要な
データを表示装置に送れる方式を提供することに
より、マイクロコンピユータのソフト処理の時間
を表示にわずらわされることなく十分にとれるよ
うにすることであり、更には表示装置の明るさの
ゆらぎや、ちらつきをなくすことである。
従つて本発明の目的はデイスプレイデータをソフ
トによりいちいち転送しないでも自動的に必要な
データを表示装置に送れる方式を提供することに
より、マイクロコンピユータのソフト処理の時間
を表示にわずらわされることなく十分にとれるよ
うにすることであり、更には表示装置の明るさの
ゆらぎや、ちらつきをなくすことである。
第３図は本発明の方式の一実施例をブロツク図
で示している。RAM１７はＹレジスタ１５とＸ
レジスタ１６の内容によりアドレスが指定される
セルの内容をバスライン２５を介してリード又は
ライトする他にデイスプレイ用のストア回路１８
にバスラインを介さずに直接読み出せる。この時
タイマー１９の働きにより必要な時に１回必要な
信号２３によつて指定されるＸアドレスが信号２
６によりＸデータ２２から切り離されて選択され
ることになる。この時RAMのアドレスにより指
定された１ビツトが表示の１セグメントに１：１
で対応する。即ち128セグメントではこのRAM１
７のうち128ビツトにデイスプレイの情報がスト
アされていることになる。従つてデータを書き換
えることが必要なセグメントに対応するRAMの
ビツトのデータを書き換えるのみでデータの書き
換えが完了する。又デイスプレイデータの読み出
しも従来と全く同じにでき、この結果従来の方式
に対しソフト上では表示データの転送には一切関
知しないでよく、ソフトへの負担がなく、プログ
ラム領域の節約ができると共に、プログラムを簡
単にすることが可能になる。
で示している。RAM１７はＹレジスタ１５とＸ
レジスタ１６の内容によりアドレスが指定される
セルの内容をバスライン２５を介してリード又は
ライトする他にデイスプレイ用のストア回路１８
にバスラインを介さずに直接読み出せる。この時
タイマー１９の働きにより必要な時に１回必要な
信号２３によつて指定されるＸアドレスが信号２
６によりＸデータ２２から切り離されて選択され
ることになる。この時RAMのアドレスにより指
定された１ビツトが表示の１セグメントに１：１
で対応する。即ち128セグメントではこのRAM１
７のうち128ビツトにデイスプレイの情報がスト
アされていることになる。従つてデータを書き換
えることが必要なセグメントに対応するRAMの
ビツトのデータを書き換えるのみでデータの書き
換えが完了する。又デイスプレイデータの読み出
しも従来と全く同じにでき、この結果従来の方式
に対しソフト上では表示データの転送には一切関
知しないでよく、ソフトへの負担がなく、プログ
ラム領域の節約ができると共に、プログラムを簡
単にすることが可能になる。
第４図は第３図の回路を更に具体化した例であ
る。ＹデータはＹレジスタ３４に入力され、更に
Ｙデコーダ３３により２m本のCAS信号となる。
リード／ライトコントロール及びデータのマルチ
プレツクスを行なう回路３０はデータ線５１，５
２をバスライン４５に乗せたり、読んだりする。
RAMは４ビツト１ワードとすると２n×２m×４
ビツト分のセルから構成され、２n′×２m×４ビ
ツトがデイスプレイエリア、２(n-n′)×２m×４
ビツトが通常のワーキングエリアとなる。Ｘデー
タにおいてＸレジスタ３６に入つてから直接Ｘデ
コーダ３５に入るのは２(n-n′)×２m×４ビツト
のワーキングエリア分であり、２n′×２n×４ビ
ツトのデイスプレイエリア分はマルチプレクサ３
８により、Ｘレジスタの信号か、タイマーからの
信号かが選択され、ＸDデコーダ３７に入力され
る。タイマー３９は表示のダイナミツクドライブ
のための時分割信号を発生させる機能をもち、分
周器４０はラツチ４３に入れるデータを出力させ
るためのRAMのＸアドレスを選択させるようマ
ルチプレクサ３８に送られる。タイマー３９によ
り表示データを次のタイミングに設定するため新
たにラツチ４３にデータを入れ換える時間になつ
たことを微分器４１がマルチプレツクス信号５７
を発生させる。
る。ＹデータはＹレジスタ３４に入力され、更に
Ｙデコーダ３３により２m本のCAS信号となる。
リード／ライトコントロール及びデータのマルチ
プレツクスを行なう回路３０はデータ線５１，５
２をバスライン４５に乗せたり、読んだりする。
RAMは４ビツト１ワードとすると２n×２m×４
ビツト分のセルから構成され、２n′×２m×４ビ
ツトがデイスプレイエリア、２(n-n′)×２m×４
ビツトが通常のワーキングエリアとなる。Ｘデー
タにおいてＸレジスタ３６に入つてから直接Ｘデ
コーダ３５に入るのは２(n-n′)×２m×４ビツト
のワーキングエリア分であり、２n′×２n×４ビ
ツトのデイスプレイエリア分はマルチプレクサ３
８により、Ｘレジスタの信号か、タイマーからの
信号かが選択され、ＸDデコーダ３７に入力され
る。タイマー３９は表示のダイナミツクドライブ
のための時分割信号を発生させる機能をもち、分
周器４０はラツチ４３に入れるデータを出力させ
るためのRAMのＸアドレスを選択させるようマ
ルチプレクサ３８に送られる。タイマー３９によ
り表示データを次のタイミングに設定するため新
たにラツチ４３にデータを入れ換える時間になつ
たことを微分器４１がマルチプレツクス信号５７
を発生させる。
この時だけＸDデコーダはＸデータでなく分周
器４０により設定されたアドレスを選択する。４
２は信号５７を更に幅を狭くして、ラツチさせる
ストローブ信号を発生させる。第７図はこの様子
を示している。デイスプレイ選択信号は信号５７
に、又ラツチのストローブ信号は信号５６に対応
する。Ｘアドレスはデイスプレイ選択があつた時
のみタイマー側の信号に切り換えられる。ラツチ
４３はRAM３１，３２のデータを信号５１，５
２と別に読み出せ、しかも全信号はマルチプレツ
クスすることなしにパラレルにラツチ４３に入力
され、更にパラレスにデイスプレイドライバ４４
に入力される。この結果RAMのワーキングエリ
ア、デイスプレイエリア全領域のリード、ライト
は通常のほとんどの時間で全く自由に行なえると
同時に、タイマーによりハードウエアーのみによ
りデイスプレイエリアのデータが順次ラツチ４３
に送り出されダイナミツクドライブの時分割デー
タとなる。この時、デイスプレイエリアの読み出
しをラツチ側に行なつている時、RAMのリー
ド、ライトが発生すると困る場合は第４図の如く
WAIT信号として出力し、この間のみ１インスト
ラクシヨン分ウエイト動作にしておけば支障はな
い。
器４０により設定されたアドレスを選択する。４
２は信号５７を更に幅を狭くして、ラツチさせる
ストローブ信号を発生させる。第７図はこの様子
を示している。デイスプレイ選択信号は信号５７
に、又ラツチのストローブ信号は信号５６に対応
する。Ｘアドレスはデイスプレイ選択があつた時
のみタイマー側の信号に切り換えられる。ラツチ
４３はRAM３１，３２のデータを信号５１，５
２と別に読み出せ、しかも全信号はマルチプレツ
クスすることなしにパラレルにラツチ４３に入力
され、更にパラレスにデイスプレイドライバ４４
に入力される。この結果RAMのワーキングエリ
ア、デイスプレイエリア全領域のリード、ライト
は通常のほとんどの時間で全く自由に行なえると
同時に、タイマーによりハードウエアーのみによ
りデイスプレイエリアのデータが順次ラツチ４３
に送り出されダイナミツクドライブの時分割デー
タとなる。この時、デイスプレイエリアの読み出
しをラツチ側に行なつている時、RAMのリー
ド、ライトが発生すると困る場合は第４図の如く
WAIT信号として出力し、この間のみ１インスト
ラクシヨン分ウエイト動作にしておけば支障はな
い。
第５図は本発明を更にわかりやすくすべく
RAMのＹ方向の１ビツト分だけ具体例にしたも
のである。図中、ｍはＹレジスタ３４のビツト
数、ｎ，n′はＸレジスタ３６のビツト数を各々示
す数値であり、各々RAMのある特定の記憶エリ
アに対応する。入力データDIはライトネープル
WEのある時トライステートインバータ６１，６
２を介して選択されているＹアドレス、すなわち
CAS1〜CAS2 mのうちの１つが選択されトランジ
スタ６４，６５がONしている行にBIT線、
線を介して、入力される。このデータは
RAS1〜2 (n-n′)又はRAS′1〜2 n′の選択されている
１つの列のセルに書込まれる。セル７１〜７３、
セル７４〜７５はRAMセル各各１ビツトに相当
し、書かれたデータは逆にCAS1〜2 mにより選択
されたＹアドレスを介してインバータ６３をアン
プとし出力データDoとなる。同時にBIT線は直
接インバータ６８をアンプとしてラツチ６９のデ
ータ端子に入力される。従つて第４図で言えばト
ランジスタ６４，６５，インバータ６０〜６３は
コントロール回路３０に、ラツチ４３の１ビツト
分がラツチ６９に、ドライバ４４の１ビツト分が
ドライバ７０に相当する。タイマがドライブデー
タの書き換えを要求してRAS′1〜RAS′2 n′のうち
の１つを選択した時、この時インバータ６８のデ
ータがバリツドとなるので同時にラツチのストロ
ーブ信号STBが入力され、データがラツチ６９
にストアされる。BIT線、線を分離する信号
DRAM−ENはソフト上でワーキングエリアとデ
イスプレイエリアで分けられる場合はここをトラ
ンジスタ６６，６７により分離すると、ワーキン
グエリアへのリード、ライトと、タイマのトリガ
ーによるラツチ６９へのストローブが同時に行な
え、先ほどのウエイト信号によりウエイトのかか
る率がぐつと減少できるので便利である。
RAMのＹ方向の１ビツト分だけ具体例にしたも
のである。図中、ｍはＹレジスタ３４のビツト
数、ｎ，n′はＸレジスタ３６のビツト数を各々示
す数値であり、各々RAMのある特定の記憶エリ
アに対応する。入力データDIはライトネープル
WEのある時トライステートインバータ６１，６
２を介して選択されているＹアドレス、すなわち
CAS1〜CAS2 mのうちの１つが選択されトランジ
スタ６４，６５がONしている行にBIT線、
線を介して、入力される。このデータは
RAS1〜2 (n-n′)又はRAS′1〜2 n′の選択されている
１つの列のセルに書込まれる。セル７１〜７３、
セル７４〜７５はRAMセル各各１ビツトに相当
し、書かれたデータは逆にCAS1〜2 mにより選択
されたＹアドレスを介してインバータ６３をアン
プとし出力データDoとなる。同時にBIT線は直
接インバータ６８をアンプとしてラツチ６９のデ
ータ端子に入力される。従つて第４図で言えばト
ランジスタ６４，６５，インバータ６０〜６３は
コントロール回路３０に、ラツチ４３の１ビツト
分がラツチ６９に、ドライバ４４の１ビツト分が
ドライバ７０に相当する。タイマがドライブデー
タの書き換えを要求してRAS′1〜RAS′2 n′のうち
の１つを選択した時、この時インバータ６８のデ
ータがバリツドとなるので同時にラツチのストロ
ーブ信号STBが入力され、データがラツチ６９
にストアされる。BIT線、線を分離する信号
DRAM−ENはソフト上でワーキングエリアとデ
イスプレイエリアで分けられる場合はここをトラ
ンジスタ６６，６７により分離すると、ワーキン
グエリアへのリード、ライトと、タイマのトリガ
ーによるラツチ６９へのストローブが同時に行な
え、先ほどのウエイト信号によりウエイトのかか
る率がぐつと減少できるので便利である。
第６図は本発明の他の実施例であり、RAMの
ワーキングエリア８１とデイスプレイエリア８２
の分割をＸ方向で行なうものでありＸアドレス選
択のためのレジスタ、デコーダの出力がデータコ
ントロールとマルチプレツクス回路８０に入力さ
れる。Ｘデータは一方ではワーキングエリア８１
を選択するＸレジスタ、デコーダ８４に入力され
る。又Ｘデータはデイスプレイエリア８２側では
第４図と同様タイマー８８の信号とマルチプレツ
クスされて、デコーダ８７により選択される。従
つてデイスプレイエリア８２の信号はＹ方向は
m′ビツト並列にラツチ８５に入り、更にドライ
バ８６に入力される。
ワーキングエリア８１とデイスプレイエリア８２
の分割をＸ方向で行なうものでありＸアドレス選
択のためのレジスタ、デコーダの出力がデータコ
ントロールとマルチプレツクス回路８０に入力さ
れる。Ｘデータは一方ではワーキングエリア８１
を選択するＸレジスタ、デコーダ８４に入力され
る。又Ｘデータはデイスプレイエリア８２側では
第４図と同様タイマー８８の信号とマルチプレツ
クスされて、デコーダ８７により選択される。従
つてデイスプレイエリア８２の信号はＹ方向は
m′ビツト並列にラツチ８５に入り、更にドライ
バ８６に入力される。
本発明は以上述べたようにソフトウエア上では
デイスプレイのためのデータ転送を関知しないの
で、RAMを扱えると共に、デイスプレイ動作も
従来と全く同様に行なえるのでプログラム上の長
さの制約や、作る上でのわずらわしさがなく、又
処理時間もその分短かくできる分有利となる。本
発明を1/8デユーテイ、（28セグメントの表示体を
ドライブするマイクロコンピユータに適要すると
従来時間上で約20％を占めたデイスプレイのため
のデータ転送をほとんど０にすることが可能にな
つた。
デイスプレイのためのデータ転送を関知しないの
で、RAMを扱えると共に、デイスプレイ動作も
従来と全く同様に行なえるのでプログラム上の長
さの制約や、作る上でのわずらわしさがなく、又
処理時間もその分短かくできる分有利となる。本
発明を1/8デユーテイ、（28セグメントの表示体を
ドライブするマイクロコンピユータに適要すると
従来時間上で約20％を占めたデイスプレイのため
のデータ転送をほとんど０にすることが可能にな
つた。
第１図は従来のデイスプレイ駆動用回路を内蔵
するマイクロコンピユータの例。第２図は第１図
の例の動作タイミング。第３図は本発明のデイス
プレイ駆動用回路を内蔵するマイクロコンピユー
タの実施例。第４図は第３図の具体例。第５図は
第４図のRAMの部分の具体例。第６図は本発明
のデイスプレイ駆動用回路を内蔵するマイクロコ
ンピユータの他の実施例。第７図は第４図の実施
例の動作タイミング。 ３０……ライトコントロール及びデータマルチ
プレツクサ、３８……マルチプレツクサ、４０…
…分周器、４１……微分信号発生器、４２……ス
トローブ信号発生器、３１，８１……RAMのワ
ーキングエリア、３２，８２……RAMのデイス
プレイエリア、７１〜７５……RAMのセルの１
ビツト分。
するマイクロコンピユータの例。第２図は第１図
の例の動作タイミング。第３図は本発明のデイス
プレイ駆動用回路を内蔵するマイクロコンピユー
タの実施例。第４図は第３図の具体例。第５図は
第４図のRAMの部分の具体例。第６図は本発明
のデイスプレイ駆動用回路を内蔵するマイクロコ
ンピユータの他の実施例。第７図は第４図の実施
例の動作タイミング。 ３０……ライトコントロール及びデータマルチ
プレツクサ、３８……マルチプレツクサ、４０…
…分周器、４１……微分信号発生器、４２……ス
トローブ信号発生器、３１，８１……RAMのワ
ーキングエリア、３２，８２……RAMのデイス
プレイエリア、７１〜７５……RAMのセルの１
ビツト分。
Claims (1)
- １ 第１のアドレスデータを受けて第１のアドレ
ス信号を出力する第１のレジスタと、第２のアド
レスデータを受けて第２のアドレス信号を出力す
る第２のレジスタと、前記第１のアドレス信号及
び前記第２のアドレス信号によりアドレス選択さ
れる記憶回路と、該記憶回路から読み出されたデ
イスプレイデータを保持するラツチ回路と、該ラ
ツチ回路のラツチする前記デイスプレイデータに
従いデイスプレイを駆動するデイスプレイ用駆動
回路と、時分割信号を出力する時分割信号発生回
路とを備えるマイクロコンピユータにおいて、前
記記憶回路は、前記第１のアドレス信号及び前記
第２のアドレス信号によりアドレス選択されてデ
ータを記憶するワーキングエリアと、前記第１の
アドレス信号及び前記第２のアドレス信号により
アドレス選択されて前記デイスプレイデータを記
憶し、前記時分割信号によりアドレス選択されて
記憶した前記デイスプレイデータが読み出される
デイスプレイエリアとを具備し、前記ラツチ回路
は該デイスプレイエリアをアドレス選択する前記
時分割信号に応じて、読み出された前記デイスプ
レイデータをラツチすることを特徴とするマイク
ロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849879A JPS5690338A (en) | 1979-12-24 | 1979-12-24 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16849879A JPS5690338A (en) | 1979-12-24 | 1979-12-24 | Microcomputer |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314935A Division JPS62174825A (ja) | 1986-12-26 | 1986-12-26 | マイクロコンピユ−タ |
| JP63071290A Division JPS63271524A (ja) | 1988-03-25 | 1988-03-25 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5690338A JPS5690338A (en) | 1981-07-22 |
| JPS6227411B2 true JPS6227411B2 (ja) | 1987-06-15 |
Family
ID=15869190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16849879A Granted JPS5690338A (en) | 1979-12-24 | 1979-12-24 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5690338A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219930A (ja) * | 1985-07-18 | 1987-01-28 | Sanyo Electric Co Ltd | 表示駆動機能を有するマイクロコンピュータ |
| JPH0799518B2 (ja) * | 1987-03-12 | 1995-10-25 | 松下電器産業株式会社 | デ−タ処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279833A (en) * | 1975-12-26 | 1977-07-05 | Casio Comput Co Ltd | Display system |
| JPS5459833A (en) * | 1977-10-20 | 1979-05-14 | Nec Corp | Indicator driving system |
-
1979
- 1979-12-24 JP JP16849879A patent/JPS5690338A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5690338A (en) | 1981-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633441A (en) | Dual port memory circuit | |
| US4797850A (en) | Dynamic random access memory controller with multiple independent control channels | |
| JP2645529B2 (ja) | フラッシュライト機能を備えた半導体記憶装置 | |
| US5588130A (en) | Semiconductor memory device for simple cache system | |
| US6252807B1 (en) | Memory device with reduced power consumption when byte-unit accessed | |
| US5598372A (en) | Semiconductor memory | |
| JPH0528765A (ja) | メモリ制御回路 | |
| JPH059872B2 (ja) | ||
| US5530955A (en) | Page memory device capable of short cycle access of different pages by a plurality of data processors | |
| US4779232A (en) | Partial write control apparatus | |
| JPH05274862A (ja) | 半導体メモリ装置 | |
| JP2001332084A (ja) | 半導体記憶装置及び半導体記憶装置のリフレッシュ方法 | |
| JPS62287499A (ja) | 半導体メモリ装置 | |
| JPH0313796Y2 (ja) | ||
| JPS6227411B2 (ja) | ||
| EP0415433A2 (en) | Main memory control system | |
| JPH042970B2 (ja) | ||
| JPH042971B2 (ja) | ||
| JPS5958690A (ja) | Ｉｃメモリ | |
| JPS6146916B2 (ja) | ||
| JPH0525331B2 (ja) | ||
| JPH05210572A (ja) | メモリ制御装置 | |
| JP2548206B2 (ja) | 半導体記憶装置 | |
| JPH06266857A (ja) | マイクロコンピュ−タの出力切換回路 | |
| JPH05233433A (ja) | マルチポートｒａｍ |