JPS6227539B2 - - Google Patents
Info
- Publication number
- JPS6227539B2 JPS6227539B2 JP54109848A JP10984879A JPS6227539B2 JP S6227539 B2 JPS6227539 B2 JP S6227539B2 JP 54109848 A JP54109848 A JP 54109848A JP 10984879 A JP10984879 A JP 10984879A JP S6227539 B2 JPS6227539 B2 JP S6227539B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sipos
- nitrogen
- protective film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、例えばメサ型バイポーラ
トランジスタの製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, such as a mesa-type bipolar transistor.
酸素を所定量含有するシリコン層(以下、
SIPOSと称する)は半導体素子の表面パツシベー
シヨン向上の点で優れた表面膜である。この
SIPOS層については、本出願人が例えば特願昭49
−36175号(特許第925898号)として既に提案し
ている。 A silicon layer containing a predetermined amount of oxygen (hereinafter referred to as
SIPOS) is an excellent surface film for improving the surface passivation of semiconductor devices. this
Regarding the SIPOS layer, the applicant has, for example,
-36175 (Patent No. 925898) has already been proposed.
SIPOS層をメサ型バイポーラトランジスタのパ
ツシベーシヨンに適用する場合、特にフオトエツ
チング工程に問題があつた。第1図に示すよう
に、N+型コレクタ領域1、N型コレクタ領域
2、P+型ベース領域3及びN+型エミツタ領域4
を半導体基板に形成してから、メサ構造にエツチ
ングする。次に、表面にSIPOS層5を気相成長に
より形成し、更にエミツタ及びベース電極を取出
すために、SIPOS層5上に付けたフオトレジスト
層6を選択的にエツチングする。ところが、フオ
トレジスト層6は特に矢印7で示すメサ構造の肩
部分に付き難く、或いは付着しないときもあり、
この状態でエツチングすれば、肩部分7のSIPOS
もエツチングされてしまうことになる。この結
果、SIPOSによるパツシベーシヨン効果は不充分
となる。 When applying the SIPOS layer to the passivation of mesa-type bipolar transistors, there were problems, especially in the photoetching process. As shown in FIG. 1, an N + type collector region 1, an N type collector region 2, a P + type base region 3, and an N + type emitter region 4.
is formed on a semiconductor substrate and then etched into a mesa structure. Next, a SIPOS layer 5 is formed on the surface by vapor phase growth, and the photoresist layer 6 formed on the SIPOS layer 5 is selectively etched in order to take out the emitter and base electrodes. However, the photoresist layer 6 is difficult to adhere to, or sometimes does not adhere to, especially the shoulder portion of the mesa structure shown by the arrow 7.
If you do etching in this state, the SIPOS of shoulder part 7 will be removed.
This will also result in being etched. As a result, the passivation effect of SIPOS becomes insufficient.
本発明は、こうした欠陥を是正すべくなされた
ものであつて、メサ形状を有する半導体基体上
に、酸素を2〜45at%含有する半絶縁性多結晶又
は非晶質シリコンより成る表面保護膜を形成する
工程と、前記表面保護膜の所定領域に窒素イオン
を注入して、上記所定領域をその厚さ方向におい
て少くとも部分的に窒素含有量10at%以上にする
工程と、前記表面保護膜のうちの前記窒素イオン
が注入されなかつた上記所定領域以外の領域を選
択的に除去する工程とからなることを特徴とする
半導体装置の製造方法に係るものである。この方
法によつて、表面層を半導体基体上に良好に保持
したまゝその所定領域のみを選択的に除去するこ
とができる。 The present invention was made to correct these defects, and includes a surface protective film made of semi-insulating polycrystalline or amorphous silicon containing 2 to 45 at% oxygen on a mesa-shaped semiconductor substrate. a step of implanting nitrogen ions into a predetermined region of the surface protective film to make the predetermined region at least partially have a nitrogen content of 10 at% or more in the thickness direction; The present invention relates to a method of manufacturing a semiconductor device, comprising a step of selectively removing a region other than the predetermined region into which the nitrogen ions have not been implanted. By this method, only predetermined regions of the surface layer can be selectively removed while retaining the surface layer well on the semiconductor substrate.
次に本発明に適用される表面保護膜の形成及び
エツチング方法の原理を第2図及び第3図に付き
説明する。 Next, the principle of the method of forming and etching a surface protective film applied to the present invention will be explained with reference to FIGS. 2 and 3.
第2図に示すように、Si基板11の表面に、酸
素を2〜45at%(原子数の比)含有するポリシリ
コン又は非晶質シリコンからなるSIPOS層15を
気相成長させる。このSIPOS層は、既述の先願方
法と同様に、SiH4及びN2Oをキヤリアガスにより
基板11上に送り込み、約650℃と低温で分解さ
せることにより容易に成長する。次いで、SIPOS
層15の表面にフオトレジスト層16を付け、露
光技術によつて選択的にエツチング除去して所定
位置のみにフオトレジスト層16を残す。そし
て、このフオトレジスト層をマスクとして用い、
SIPOS層15に対してN2イオン20を照射し、
マスク16の存在しないSIPOS層15のみにイオ
ン注入を行う。これによつて、SIPOS層15の少
なくとも表面領域にN2イオンが打込まれ、窒素
がドープされたポリシリコンに変換される。この
イオン注入の条件としては例えば、加速エネルギ
ーが100KeV、ドーズ量が1〜5×1016cm-2であ
る。イオン注入後は、マスク16をO2プラズマ
により除去する。 As shown in FIG. 2, a SIPOS layer 15 made of polysilicon or amorphous silicon containing 2 to 45 at % (atomic ratio) of oxygen is grown on the surface of the Si substrate 11 in a vapor phase. This SIPOS layer is easily grown by feeding SiH 4 and N 2 O onto the substrate 11 using a carrier gas and decomposing them at a low temperature of about 650° C., similarly to the method of the prior application described above. Then SIPOS
A photoresist layer 16 is applied to the surface of the layer 15 and selectively etched away using an exposure technique, leaving the photoresist layer 16 only at predetermined locations. Then, using this photoresist layer as a mask,
Irradiating the SIPOS layer 15 with N 2 ions 20,
Ion implantation is performed only into the SIPOS layer 15 where the mask 16 does not exist. As a result, N2 ions are implanted into at least the surface region of the SIPOS layer 15, converting it into nitrogen-doped polysilicon. The conditions for this ion implantation are, for example, an acceleration energy of 100 KeV and a dose of 1 to 5×10 16 cm −2 . After ion implantation, the mask 16 is removed using O 2 plasma.
次いで、SIPOS用のエツチング液(H2O2とHF
とNH4Fとの混液、H2O2:HF:NH4F=6:1:
10)に基板11の表面を浸漬する。これによつ
て、第3図に示すように、第2図の工程で窒素が
ドープされたSIPOS表面領域17とドープされな
かつたSIPOSとのエツチング速度が異なつている
ために、ドープされなかつたマスク16直下の
SIPOSのみが選択的にエツチング除去され、
SIPOS層に開口18が形成される。従つてこの開
口を除く領域では、酸素を含有するポリシリコン
層15と窒素を含有するポリシリコン層17との
二層構造となつている。 Next, the etching solution for SIPOS (H 2 O 2 and HF
and NH 4 F, H 2 O 2 :HF:NH 4 F=6:1:
10) The surface of the substrate 11 is immersed in the solution. As a result, as shown in FIG. 3, the etching rate of the SIPOS surface region 17 doped with nitrogen and the undoped SIPOS in the step of FIG. Directly below 16
Only SIPOS is selectively etched away,
An opening 18 is formed in the SIPOS layer. Therefore, the region excluding this opening has a two-layer structure of a polysilicon layer 15 containing oxygen and a polysilicon layer 17 containing nitrogen.
以上において説明した表面保護膜の形成及びエ
ツチング方法をメサ型バイポーラトランジスタに
適用した本発明の一実施例を第4図及び第5図に
付き説明する。 An embodiment of the present invention in which the above-described surface protective film formation and etching method is applied to a mesa-type bipolar transistor will be described with reference to FIGS. 4 and 5.
まず第4図に示すように、第1図と同様に、コ
レクタ領域11,12、ベース領域13、エミツ
タ領域14を形成し、表面に酸素含有SIPOS層1
5を気相成長させ、更に第2図と同様に電極取出
し部分にフオトレジスト層16を所定パターンに
形成する。次いでフオトレジスト層16をマスク
として既述のようにN2イオンを照射し、マスク
16のないSIPOS層15にN2イオンをドープす
る。次いで、第3図と同様にSIPOS用のエツチン
グ液に浸漬して、第5図に示すように、マスク1
6の位置に開口18を夫々形成し、それ以外の領
域には酸素含有ポリシリコン15と窒素含有ポリ
シリコン層17との二層構造を残す。そして開口
18に、従来公知の方法で金属電極を被着し、エ
ミツタ及びベース電極とする。 First, as shown in FIG. 4, collector regions 11, 12, base region 13, and emitter region 14 are formed in the same manner as in FIG. 1, and an oxygen-containing SIPOS layer 1 is formed on the surface.
5 is grown in a vapor phase, and then a photoresist layer 16 is formed in a predetermined pattern on the electrode lead-out portion in the same manner as in FIG. Next, using the photoresist layer 16 as a mask, N 2 ions are irradiated as described above to dope the SIPOS layer 15 without the mask 16 with N 2 ions. Next, the mask 1 is immersed in etching solution for SIPOS as shown in FIG. 3, and as shown in FIG.
Openings 18 are formed at positions 6, and the two-layer structure of oxygen-containing polysilicon layer 15 and nitrogen-containing polysilicon layer 17 is left in the other regions. Then, a metal electrode is applied to the opening 18 by a conventionally known method to form an emitter and a base electrode.
以上から明らかなように、本実施例による方法
では、SIPOS層15上にマスク16を設け、この
マスクのない領域にN2をイオン注入してからマ
スク16を除去し、エツチングするのみで所望の
電極形成用の開口を窓明けすることができる。こ
れは、SIPOSにおいて窒素含有部分と酸素含有部
分とのエツチング速度の違いを効果的に利用した
ことに基くものである。従つて、従来のように
SIPOSのエツチング時にフオトレジストを付着さ
せる必要がないから、メサ構造の肩部分において
不可避であつたSIPOSのエツチングが生じる余地
がない。即ち、メサ構造の肩部では、SIPOSの表
面がエツチング速度の遅い窒素含有層17でカバ
ーされているために、この二層構造は酸素含有
SIPOSのエツチングに際して安定であり、実質的
に変化しない。その上、窒素含有層17はN2の
イオン注入によつてエツチングする必要のない酸
素含有ポリシリコン層15の全表面にわたつて均
一に形成でき、従つてメサ構造の肩部一様に形成
できるから、その下層の酸素含有層をエツチング
から有効に保護することができる。なおSIPOSの
エツチング速度の違いを利用していることから、
本実施例では、フオトレジスト層16下のみが除
去され、従来のエツチング後の開口パターンと逆
の開口パターンが形成される。この逆パターンの
ために、第2図において第1図と比べてフオトレ
ジストの占める面積も少なくなる。 As is clear from the above, in the method according to this embodiment, a mask 16 is provided on the SIPOS layer 15, N2 ions are implanted into the region without the mask, the mask 16 is removed, and the desired etching is performed. The opening for electrode formation can be made into a window. This is based on the effective use of the difference in etching rate between the nitrogen-containing portion and the oxygen-containing portion in SIPOS. Therefore, as before
Since there is no need to attach photoresist during etching of SIPOS, there is no room for etching of SIPOS, which was inevitable at the shoulder portion of the mesa structure. That is, at the shoulder of the mesa structure, the surface of SIPOS is covered with a nitrogen-containing layer 17 with a slow etching rate, so this two-layer structure is covered with an oxygen-containing layer 17.
Stable and virtually unchanged upon etching of SIPOS. Furthermore, the nitrogen-containing layer 17 can be uniformly formed over the entire surface of the oxygen-containing polysilicon layer 15 without the need for etching by N 2 ion implantation, and can therefore be uniformly formed on the shoulders of the mesa structure. Therefore, the underlying oxygen-containing layer can be effectively protected from etching. Furthermore, since the difference in etching speed of SIPOS is utilized,
In this embodiment, only the lower part of the photoresist layer 16 is removed, and an opening pattern opposite to the conventional opening pattern after etching is formed. Because of this reverse pattern, the photoresist occupies less area in FIG. 2 than in FIG. 1.
また本実施例では、窒素含有ポリシリコン層1
7は下層のポリシリコン層15のいわばエツチン
グマスク的な作用をするだけでなく、トランジス
タ表面のパツシベーシヨン効果を向上させる働き
もある。即ち、本出願人が先に提案した特願昭49
−123765号に係るパツシベーシヨン膜と同様に、
下層のポリシリコン層15が所定量の酸素を含有
しているためにSiOの場合と違つて基板側に電荷
を誘起させることはない。またこのポリシリコン
層15上に窒素含有ポリシリコン層17が存在し
ているために素子の耐湿性が大幅に向上し、湿度
に強い素子を得ることができる。このためにはポ
リシリコン層17中の窒素含有量は10at%以上で
あることが必要であり、これより少ないと耐湿性
が悪くなり、表面で絶縁破壊が生じ易くなる。特
願昭49−123765号による装置では酸素含有ポリシ
リコン層と窒素含有ポリシリコン層とを順次気相
成長させているが、本実施例による方法では酸素
含有ポリシリコン層のみを成長させるだけでよ
く、N2イオンの注入で窒素をドープさせるだけ
でよい。しかも、窒素含有ポリシリコン層17は
何らエツチングを有せず、イオン注入後はそのま
ま残すのみでよいから、エツチングのコントロー
ルが容易となる。 Further, in this example, the nitrogen-containing polysilicon layer 1
7 not only functions as a so-called etching mask for the underlying polysilicon layer 15, but also functions to improve the passivation effect on the transistor surface. In other words, the patent application previously proposed by the applicant in 1973
Similar to the passivation membrane according to No.-123765,
Since the lower polysilicon layer 15 contains a predetermined amount of oxygen, charges are not induced on the substrate side unlike in the case of SiO. Further, since the nitrogen-containing polysilicon layer 17 is present on the polysilicon layer 15, the moisture resistance of the device is greatly improved, and a device resistant to humidity can be obtained. For this purpose, the nitrogen content in the polysilicon layer 17 must be 10 at % or more; if it is less than this, the moisture resistance will deteriorate and dielectric breakdown will easily occur on the surface. In the apparatus disclosed in Japanese Patent Application No. 49-123765, an oxygen-containing polysilicon layer and a nitrogen-containing polysilicon layer are sequentially grown in a vapor phase, but in the method of this embodiment, it is sufficient to grow only an oxygen-containing polysilicon layer. , just dope with nitrogen by implanting N2 ions. In addition, the nitrogen-containing polysilicon layer 17 does not undergo any etching and only needs to be left as it is after ion implantation, making it easy to control etching.
なお第4図の工程において、マスク16を用い
ることなく、N2イオンをSIPOS層15に選択的
に注入する手段を講じることにより、マスクの形
成及び除去工程を省略し、イオン注入→エツチン
グの工程を連続的に行うことができ、このように
すれば、製造工程を合理化することができる。 In the process shown in FIG. 4, by taking measures to selectively implant N 2 ions into the SIPOS layer 15 without using the mask 16, the mask formation and removal process can be omitted, and the ion implantation → etching process can be performed. can be performed continuously, and in this way, the manufacturing process can be streamlined.
メサ形状を有する半導体基板上に、酸素を2〜
45at%含有する半絶縁性多結晶又は非晶質シリコ
ンより成る表面保護膜を形成する工程と、前記表
面保護膜の所定領域に窒素イオンを注入して、上
記所定領域をその厚さ方向において少くとも部分
的に窒素含有量10at%以上にする工程と、前記表
面保護膜のうちの前記窒素イオンが注入されなか
つた上記所定領域以外の領域を選択的に除去する
工程とから構成した。 Oxygen is added to the semiconductor substrate having a mesa shape for 2~
forming a surface protective film made of semi-insulating polycrystalline or amorphous silicon containing 45 at%, and implanting nitrogen ions into a predetermined region of the surface protective film to reduce the thickness of the predetermined region. Both of the steps included a step of partially increasing the nitrogen content to 10 at % or more, and a step of selectively removing regions of the surface protective film other than the predetermined regions into which the nitrogen ions were not implanted.
従つて、まず酸素含有シリコン層(表面保護
膜)を半導体基体上に形成し、次いでその所定領
域に窒素イオンを注入して、上記所定領域をその
厚さ方向において少くとも部分的に窒素含有量
10at%以上の窒素含有シリコン層となし、次いで
上記所定領域以外の領域を選択的に除去すればよ
いので、表面保護膜の所定領域に窒素イオンが注
入されさえすれば、窒素イオンが注入されなかつ
た領域を選択的に除去するためのマスクを特に必
要としない。このため、窒素含有シリコン層を有
する表面保護膜を、メサ形状を有する半導体基体
上に選択的に形成するのが極めて容易であり、従
つてその製造効率を大巾に向上させることができ
る。またメサ形状を有する半導体基体上に形成さ
れた酸素含有シリコン層(表面保護膜)が不必要
に除去されないようにするために形成される窒素
含有シリコン層をメサ形状の肩部分においても一
様に形成することができる。このため、表面保護
膜を選択的に除去するためのマスクが特に必要な
場合のようにメサ形状の肩部分における表面保護
膜が不必要に除去されてしまうのを効果的に防止
することができ、従つてメサ形状を有する半導体
装置の製造時の歩留りを大巾に向上させることが
できる。 Therefore, first, an oxygen-containing silicon layer (surface protective film) is formed on a semiconductor substrate, and then nitrogen ions are implanted into a predetermined region of the silicon layer, so that the predetermined region is at least partially reduced in nitrogen content in its thickness direction.
By forming a silicon layer containing 10at% or more of nitrogen, and then selectively removing areas other than the above-mentioned predetermined areas, as long as nitrogen ions are implanted into the predetermined areas of the surface protective film, no nitrogen ions will be implanted. There is no particular need for a mask to selectively remove the removed areas. Therefore, it is extremely easy to selectively form a surface protective film having a nitrogen-containing silicon layer on a semiconductor substrate having a mesa shape, and therefore the manufacturing efficiency can be greatly improved. In addition, in order to prevent unnecessary removal of the oxygen-containing silicon layer (surface protective film) formed on the mesa-shaped semiconductor substrate, the nitrogen-containing silicon layer formed on the mesa-shaped shoulder portion is also uniformly removed. can be formed. Therefore, it is possible to effectively prevent the surface protective film from being removed unnecessarily at the shoulder portion of the mesa shape, such as when a mask for selectively removing the surface protective film is particularly required. Therefore, the yield during manufacturing of semiconductor devices having a mesa shape can be greatly improved.
更に、酸素を2〜45at%含有する半絶縁性多結
晶又は非晶質シリコン層を窒素イオンの注入によ
りその厚さ方向において少なくとも部分的に窒素
含有量10at%以上になるようにしたので、上記酸
素の存在により半導体基体表面に電荷が誘起され
るのを有効に抑制できると共に、上記窒素の存在
により耐湿性を向上させることができ、このため
に、優れたパツシベーシヨン効果を得ることがで
きる。 Furthermore, the semi-insulating polycrystalline or amorphous silicon layer containing 2 to 45 at% oxygen is implanted with nitrogen ions so that the nitrogen content becomes at least partially 10 at% or more in the thickness direction. The presence of oxygen can effectively suppress the induction of charges on the surface of the semiconductor substrate, and the presence of nitrogen can improve moisture resistance, thereby providing an excellent passivation effect.
第1図は従来のメサ型バイポーラトランジスタ
の電極形成用の窓明け時の断面図である。第2図
及び第3図は本発明に適用される表面保護膜の形
成及びエツチング方法の原理を示すものであつ
て、第2図はN2イオン注入時の基板の断面図、
第3図はイオン注入後にエツチングした状態の基
板の断面図である。また第4図及び第5図は本発
明をメサ型バイポーラトランジスタに適用した一
実施例を示すものであつて、第4図はメサ型バイ
ポーラトランジスタの電極形成用の窓明け前の断
面図、第5図は第3図のようにエツチングした状
態の第4図と同様の断面図である。なお図面に用
いられている符号において、
15……酸素含有ポリシリコン層、16……フ
オトレジスト層、17……窒素含有ポリシリコン
層、20……N2イオン、である。
FIG. 1 is a cross-sectional view of a conventional mesa-type bipolar transistor when a window for electrode formation is opened. 2 and 3 show the principle of the method of forming and etching a surface protective film applied to the present invention, and FIG. 2 is a cross-sectional view of the substrate during N 2 ion implantation;
FIG. 3 is a cross-sectional view of the etched substrate after ion implantation. 4 and 5 show an embodiment in which the present invention is applied to a mesa-type bipolar transistor. FIG. 5 is a sectional view similar to FIG. 4 in the etched state shown in FIG. 3. In the symbols used in the drawings, 15... oxygen-containing polysilicon layer, 16... photoresist layer, 17... nitrogen-containing polysilicon layer, 20... N 2 ion.
Claims (1)
〜45at%含有する半絶縁性多結晶又は非晶質シリ
コンより成る表面保護膜を形成する工程と、 前記表面保護膜の所定領域に窒素イオンを注入
して、上記所定領域をその厚さ方向において少く
とも部分的に窒素含有量10at%以上にする工程
と、 前記表面保護膜のうちの前記窒素イオンが注入
されなかつた上記所定領域以外の領域を選択的に
除去する工程とからなることを特徴とする半導体
装置の製造方法。[Claims] 1. Oxygen is 2.
forming a surface protective film made of semi-insulating polycrystalline or amorphous silicon containing ~45 at%, and implanting nitrogen ions into a predetermined region of the surface protective film to form a surface protective film in the thickness direction of the predetermined region. The method is characterized by comprising a step of at least partially increasing the nitrogen content to 10 at% or more, and a step of selectively removing a region of the surface protective film other than the predetermined region into which the nitrogen ions have not been implanted. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984879A JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984879A JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633841A JPS5633841A (en) | 1981-04-04 |
| JPS6227539B2 true JPS6227539B2 (en) | 1987-06-15 |
Family
ID=14520718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10984879A Granted JPS5633841A (en) | 1979-08-29 | 1979-08-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633841A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142529A (en) * | 1982-02-18 | 1983-08-24 | Mitsubishi Electric Corp | Manufacture of semiconductor element |
| JPS58147150A (en) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | Manufacture of semiconductor device |
| KR101524824B1 (en) * | 2009-01-21 | 2015-06-03 | 삼성전자주식회사 | Method of forming pattern structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114685A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
-
1979
- 1979-08-29 JP JP10984879A patent/JPS5633841A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633841A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266985A (en) | Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate | |
| US6593640B1 (en) | Bipolar transistor and methods of forming bipolar transistors | |
| JPS6227539B2 (en) | ||
| JPH05243575A (en) | Thin film transistor and manufacture thereof | |
| JPS6068658A (en) | Manufacture of semiconductor device | |
| JPS6252950B2 (en) | ||
| JPH0684938A (en) | Manufacture of semiconductor device | |
| JPH021936A (en) | Manufacture of bipolar semiconductor device | |
| JPH0231468A (en) | Manufacture of floating gate type semiconductor memory device | |
| JPS63261879A (en) | Manufacture of semiconductor device | |
| JP2838315B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3532494B2 (en) | Method for manufacturing semiconductor device | |
| JPH0645598A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6022506B2 (en) | Manufacturing method for semiconductor devices | |
| JPH01101663A (en) | Manufacture of semiconductor device | |
| KR940001894B1 (en) | Manufacturing Method of Semiconductor Device | |
| JP2674613B2 (en) | Method for manufacturing semiconductor device | |
| JPH0629543A (en) | Manufacture of semiconductor device | |
| JPS6148974A (en) | Manufacture of transistor | |
| JPS6019142B2 (en) | Manufacturing method of semiconductor device | |
| JPH06188266A (en) | Method for manufacturing semiconductor device | |
| JPS6347982A (en) | Semiconductor device | |
| JPS62108576A (en) | Manufacture of semiconductor device | |
| JPH02295130A (en) | Manufacture of semiconducton device | |
| JPS61220472A (en) | Manufacture of semiconductor device |