Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6229909B2 - - Google Patents
[go: Go Back, main page]

JPS6229909B2 - - Google Patents

Info

Publication number
JPS6229909B2
JPS6229909B2 JP55151259A JP15125980A JPS6229909B2 JP S6229909 B2 JPS6229909 B2 JP S6229909B2 JP 55151259 A JP55151259 A JP 55151259A JP 15125980 A JP15125980 A JP 15125980A JP S6229909 B2 JPS6229909 B2 JP S6229909B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
layer
semiconductor element
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55151259A
Other languages
English (en)
Other versions
JPS5775447A (en
Inventor
Junji Tajima
Masato Tameda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55151259A priority Critical patent/JPS5775447A/ja
Publication of JPS5775447A publication Critical patent/JPS5775447A/ja
Publication of JPS6229909B2 publication Critical patent/JPS6229909B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、半導装置の製造方法に係り、特に半
導体素子を放射線から保護する保護膜の形成方法
に関する。
近年、樹脂封止型半導体装置及びセラミツク封
止型半導体装置において、これらの樹脂及びセラ
ミツクの封止材料が放出するα粒子による、半導
体装置の誤動作が問題になつている。
従来、行われている樹脂封止型半導体装置の断
面図を第１図ａに、セラミツク封止型半導体装置
の断面図を第１図ｂに、それぞれ示す。すなわ
ち、樹脂封止型半導体装置は、半導体素子１をリ
ードフレーム６に固定し、半導体素子の電極２，
３は、前記リードフレーム６と異なるリードフレ
ーム７，８に、アルミニウムなどの金属線４，５
によつて接続している。これらを樹脂９によつて
おおい、全体を固定している。また、セラミツク
型半導体装置第１図ｂは、半導体素子１を、セラ
ミツク容器１０の空洞部内の金属薄板１２上に固
定し、半導体素子の電極１３，１４をそれぞれリ
ード１３，１５に金属線４，５を用いて、接続
し、セラミツク又は金属製の蓋板１１で封止して
いる。
このような従来の封入方式では樹脂及びセラミ
ツクなどの容器の材料から放出されるα粒子は、
半導体素子内に入射され素子内に電荷を発生させ
ることになる。とくにランダムアクセスメモリー
（RAM）などの電荷を蓄積して情報を保持する半
導体集積回路素子ではα粒子の入射で生じる電荷
によつて情報が破壊されることになる。
これらの対策としてα粒子に対する阻止能力を
有する樹脂を半導体素子表面に塗布し、保護する
方法が一般的になされている。たとえば樹脂封止
型半導体装置において第２図ａに示す様に半導体
基板の表面全体にポリイミド樹脂膜１７を形成す
る。しかしながらこの場合はα粒子に対する阻止
能力は充分であるが、半導体素子電極２，３とリ
ードフレーム７，８とを接続している金属線４，
５が断線しやすく、高信頼性の半導体集積回路は
得られにくかつた。一方、従来においては第２図
ｂに示す様に、ポリイミド樹脂１７′を電極を除
いて形成する場合もあるが、樹脂１７′の厚さは
30〜100μｍとなるように塗布し、フオトレジス
ト技術を用いて形状形成するので、ポリイミド樹
脂膜が厚いためパターン精度が非常に悪く実用的
ではない。
本発明の目的は、従来の半導体装置にみられる
上記の欠点を除去した樹脂封止型半導体装置及び
セラミツク封止型半導体装置の製造方法を提供す
ることにある。
上記の目的を達成するために、本発明ではポリ
イミド及びシリコンなどの樹脂膜を、半導体素子
のα粒子感受性の高い部分の表面に、選択的に２
層以上に形成することを特徴とする。
以下に、実施例によつて本発明を説明する。
第３図及び第４図は本発明をMOS型RAMに適
用した場合である。半導体素子１の表面全体に、
ポリイミド樹脂を数μｍ程度の厚さで塗布したの
ち、フオトレジストを用いて、メモリセル及びセ
ンスアンプなどのα粒子の影響を受けやすい部分
だけに、ポリイミド樹脂膜１５を形成する（第３
図ａ）。その後、滴下方法により形成される前記
ポリイミド樹脂膜１６は、表面張力及び、前記ポ
リイミド樹脂膜１５表面と半導体素子１表面の密
着性の違いから前記ポリイミド樹脂膜１５の外側
へ流れ出さない。その後、熱処理でポリイミドを
硬化させる。この時、１層目の樹脂１５と２層目
の樹脂１６は異種の樹脂でもよい。これをエポキ
シ樹脂９を用いて全体を固定すれば、第４図に示
す樹脂封止型半導体装置が形成される。尚第５図
は第３図ａの平面図である。又、第３図乃至第５
図で第１図ａと同じ機能のところは同一符号で示
している。
又本発明において、１層目と樹脂と２層目の樹
脂に異種の樹脂を使用することによつて樹脂のエ
ツチング特性の差を利用することが出来る。すな
わち、フオート・レジストをマスクとして２層目
の樹脂をエツチングし、次に２層目の樹脂をマス
クとして１層目の樹脂をエツチングすることが出
来る。このようにすることによつて精度の良いパ
ターンを形成することが可能となる。
第６図は本発明の他の実施例を示すもので、セ
ラミツク封止型半導体装置の半導体素子１の表面
に部分的に第１層目の樹脂１５および第２層目の
樹脂１６を設けたものである。尚、第６図におい
て第１図ｂと同じ機能のところは同一の符号で示
している。
このような、本発明によれば素子内のメモリセ
ル及びセンスアンプなどのα粒子の影響を受けや
すい部分の表面のみ２層目の樹脂膜を形成するこ
とにより、製造が容易で、充分に高い信頼性を特
つた半導体集積回路が実現できる。
【図面の簡単な説明】
第１図ａ及び第１図ｂは、それぞれ従来の樹脂
封止型半導体装置及びセラミツク封止型半導体装
置の断面図である。第２図ａおよび第２図ｂは第
１図ａの半導体装置を従来技術により、放射線か
ら保護した構造を示す断面図である。第３図ａ及
び第３図ｂは本発明の一実施例の各工程を示す断
面図であり、第４図は一実施例の断面図であり、
第５図は第３図ａの平面図である。第６図は本発
明の他の実施例を示す断面図である。 図中、１……半導体素子、２，３……半導体素
子のボンデイングパツド、４，５……金属線、
６，７，８……リードフレーム、９……封止樹
脂、１０……セラミツク容器、１１……蓋板、１
２……金属薄板、１３，１４……リード、１５…
…第１層の樹脂、１６……第２層の樹脂、１７，
１７′……樹脂である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子の表面を放射線に対する阻止能力
    を有する第１の樹脂で部分的に被覆し、該第１の
    樹脂上に第２の樹脂を滴下し、しかる後滴下した
    第２の樹脂を熱硬化せしめるか、もしくは前記第
    １の樹脂上に該第１の樹脂とはエツチング特性の
    異なる第２の樹脂を重ねて被覆することを特徴と
    する半導体装置の製造方法。
JP55151259A 1980-10-28 1980-10-28 Semiconductor device Granted JPS5775447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55151259A JPS5775447A (en) 1980-10-28 1980-10-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55151259A JPS5775447A (en) 1980-10-28 1980-10-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5775447A JPS5775447A (en) 1982-05-12
JPS6229909B2 true JPS6229909B2 (ja) 1987-06-29

Family

ID=15514747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55151259A Granted JPS5775447A (en) 1980-10-28 1980-10-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5775447A (ja)

Also Published As

Publication number Publication date
JPS5775447A (en) 1982-05-12

Similar Documents

Publication Publication Date Title
US4712129A (en) Integrated circuit device with textured bar cover
US5622873A (en) Process for manufacturing a resin molded image pick-up semiconductor chip having a window
JPH0770562B2 (ja) 半導体パッケージ及びその製造方法
JPS6249741B2 (ja)
JP2003309228A (ja) 半導体装置及びその製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
US5264726A (en) Chip-carrier
JPS6229909B2 (ja)
CN218632047U (zh) 集成电路封装件
JP3336859B2 (ja) 半導体装置およびその製造方法
JP2576496B2 (ja) 半導体記憶装置
JPS6137787B2 (ja)
JP2535890B2 (ja) 半導体装置の製造方法
CN223452340U (zh) 芯片结构
JP2837488B2 (ja) 半導体装置
JPS5891662A (ja) 半導体装置の製造方法
CA2021682C (en) Chip-carrier with alpha ray shield
JPS5893359A (ja) 半導体装置
KR19990060346A (ko) 반도체 장치의 보호막 제조방법
JP3468406B2 (ja) 半導体装置の実装方法
JPS60160626A (ja) 半導体装置
JPH0745755A (ja) 樹脂封止型半導体装置とその製造方法
JP2694779B2 (ja) 半導体集積回路装置
JPS5817642A (ja) 半導体デバイス用保護装置
JPS5963752A (ja) 樹脂封止形半導体装置