JPS6230267B2 - - Google Patents
Info
- Publication number
- JPS6230267B2 JPS6230267B2 JP57082585A JP8258582A JPS6230267B2 JP S6230267 B2 JPS6230267 B2 JP S6230267B2 JP 57082585 A JP57082585 A JP 57082585A JP 8258582 A JP8258582 A JP 8258582A JP S6230267 B2 JPS6230267 B2 JP S6230267B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wafer
- electrode
- semiconductor substrate
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】
本発明は、ドライエツチング装置、特に半導体
基板(以下ウエハーという)上に形成された膜あ
るいは基板をドライエツチングする場合における
ウエハー内の膜のエツチング速度を均一にするよ
うにしたドライエツチング装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention uses a dry etching apparatus, particularly when dry etching a film formed on a semiconductor substrate (hereinafter referred to as a wafer) or a substrate, to make the etching rate of a film on a wafer uniform. This invention relates to a dry etching device.
半導体装置におけるパターン形成にドライエツ
チングを利用するのは有効である。特に平行平板
電極枚葉型ドライエツチング装置を使用すること
によつて、従来のバツチ型ドライエツチング装置
に比べ、再現性、均一性にすぐれたエツチングを
行うことができるが、前記膜あるいは基板の、ウ
エハー内での均一なエツチング方法が見い出され
ていないのが現状である。プラズマの放電密度の
不均一性や、エツチングガスの流れ方によつてウ
エハー内の中央部と外周部でエツチング速度が異
なつてくる。ウエハー内でのウエハー速度はプラ
ズマ放電密度のバラツキからウエハーの外周部の
方が中央部より大きくなる。また、エツチングガ
スの注入場所に近い方がエツチヤントが多いた
め、エツチング速度が大きい。 It is effective to use dry etching to form patterns in semiconductor devices. In particular, by using a parallel plate electrode single wafer type dry etching apparatus, etching can be performed with better reproducibility and uniformity compared to conventional batch type dry etching apparatus. At present, a method for uniform etching within a wafer has not been found. The etching rate differs between the center and the outer periphery of the wafer due to non-uniformity in plasma discharge density and the flow of etching gas. The wafer speed within the wafer is greater at the outer periphery of the wafer than at the center due to variations in plasma discharge density. Further, since there is more etchant near the place where the etching gas is injected, the etching speed is faster.
そこで、本発明はウエハーの中央部と外周部と
に対する電極間の距離を異ならせて、エツチング
速度のバラツキをなくすようにしたドライエツチ
ング装置を提供するものである。すなわち本発明
は半導体基板設置用下部電極と該電極に対面して
その上方に配置された上部電極とを有し、両電極
間に、その一方よりエツチングガスを送入し、他
方より流出させて電極上に設置された一枚の半導
体基板にエツチング処理を行うドライエツチング
装置において、前記下部電極上の半導体基板の中
央部分に対応する前記上部電極中央部分に窪みを
設け、該窪みより外周端部に向けて上傾する傾斜
面を付し、該上部電極を前記半導体基板と平行又
はガスの流動方向に沿つて上傾姿勢に設置したこ
とを特徴とするドライエツチング装置である。 SUMMARY OF THE INVENTION Therefore, the present invention provides a dry etching apparatus in which the distance between the electrodes relative to the center and outer periphery of the wafer is varied to eliminate variations in etching speed. That is, the present invention has a lower electrode for installing a semiconductor substrate and an upper electrode disposed above and facing the electrode, and etching gas is introduced between the two electrodes from one side and flows out from the other. In a dry etching apparatus that performs an etching process on a single semiconductor substrate placed on an electrode, a recess is provided in the center portion of the upper electrode corresponding to the center portion of the semiconductor substrate on the lower electrode, and the outer peripheral end portion is formed from the recess. This dry etching apparatus is characterized in that it has an inclined surface that is inclined upward toward the semiconductor substrate, and the upper electrode is installed parallel to the semiconductor substrate or in an upwardly inclined position along the direction of gas flow.
以下、本発明の一実施例を図面によつて説明す
る。 An embodiment of the present invention will be described below with reference to the drawings.
第1図は従来の平行平板電極型枚葉型ドライエ
ツチング装置の構成図であつて、従来はエツチン
グガスが流通するエツチング室1内に対向させて
電極2a,2bを平行に設置し、一方の電極2a
上にウエハー3を載置してウエハー3上に形成さ
れた膜(SiO2、Poly―Si、Si、Au等)或いは基
板をドライエツチングしていた。4はマツチング
ボツクス、5はRF電源である。また、エツチン
グ室1の排気側にはメカニカルブースターポンプ
6、ロータリーポンプ7が設置されている。 FIG. 1 is a block diagram of a conventional parallel plate electrode type single-wafer type dry etching apparatus. Electrode 2a
A wafer 3 is placed on top of the wafer 3, and a film (SiO 2 , Poly-Si, Si, Au, etc.) or a substrate formed on the wafer 3 is dry etched. 4 is a matching box, and 5 is an RF power supply. Further, a mechanical booster pump 6 and a rotary pump 7 are installed on the exhaust side of the etching chamber 1.
このように対をなす電極2a,2bが平行であ
ると、ウエハーの外周部と中央部とではエツチン
グ速度にバラツキが生ずるのであり、特に平行平
板電極の場合、対をなす電極間距離は、ドライエ
ツチングにおけるエツチング速度、エツチングの
均一性を制御するために必要なパラメータとな
り、電極間距離を短くすると、プラズマ電位が小
さくなりエツチング速度が小さくなる。という現
象が生ずる。 If the pair of electrodes 2a and 2b are parallel, there will be variations in the etching rate between the outer periphery and the center of the wafer.Especially in the case of parallel plate electrodes, the distance between the pair of electrodes is This is a necessary parameter for controlling the etching rate and etching uniformity in etching, and when the distance between the electrodes is shortened, the plasma potential becomes smaller and the etching rate becomes smaller. This phenomenon occurs.
第2図は本発明の一実施例を示すもので、ウエ
ハー設置用下部電極2aに対面してその上方に平
行に配置する上部電極2bの中央部分に窪みを設
け、該窪みより外周端部に向けて上傾する傾斜面
8,8を形成し、ウエハー3の中央部分に対応す
る両電極2a,2b間の距離より、ウエハー3の
外周部に対応する両電極2a,2b間の距離を短
くしたものである。ウエハー内でのエツチング速
度はプラズマ放電密度のバラツキからウエハー3
の外周部の方が中央部より大きくなるが、本実施
例ではエツチング速度が大きくなるウエハー3の
外周部に対応した電極2a,2b間距離が短くな
るので、ウエハー3の外周部でのエツチング速度
が小さくなり、ウエハー内のエツチング速度を補
正できる。 FIG. 2 shows an embodiment of the present invention, in which a depression is provided in the center of the upper electrode 2b, which is arranged parallel to and above the lower electrode 2a for wafer installation, and from the depression to the outer peripheral edge. Forming inclined surfaces 8, 8 that tilt upward toward the wafer 3, the distance between the electrodes 2a, 2b corresponding to the outer circumferential portion of the wafer 3 is made shorter than the distance between the electrodes 2a, 2b corresponding to the central portion of the wafer 3. This is what I did. The etching rate within the wafer is determined by the variation in plasma discharge density.
However, in this embodiment, the distance between the electrodes 2a and 2b corresponding to the outer periphery of the wafer 3, where the etching rate is high, is shortened, so that the etching rate at the outer periphery of the wafer 3 is larger than that at the center. becomes smaller, and the etching rate within the wafer can be corrected.
また、第3図は従来の平板型上部電極2bを傾
斜させてウエハー3の外周部に対応する電極2
a,2b間の両側の距離a,bを、エツチングガ
スの流れてくる方向Aに対してガス流入側Aの距
離aをガス流出側Bの距離bより短くした例を示
している。この配置によれば、ガスの流動方向に
対するエツチング不同を改善できる。本発明にお
いては同様に第2図に示した上部電極2bをガス
の流動方向に沿つて上傾姿勢に設置することによ
つて、ガスの流れと、プラズマの放電密度の不均
一に基因する同一基板内のエツチング速度の不同
をあわせて改善できる。本実施例では上部電極2
bに付された傾斜面8′,8′の傾斜角度が窪みを
中心として流入側Aの距離aと流出側Bの距離b
とが変化することになる。 In addition, FIG. 3 shows an electrode 2 corresponding to the outer periphery of the wafer 3 by tilting the conventional flat plate upper electrode 2b.
The distance a and b on both sides between a and 2b is an example in which the distance a on the gas inlet side A is shorter than the distance b on the gas outlet side B with respect to the direction A in which the etching gas flows. According to this arrangement, etching unevenness in the gas flow direction can be improved. Similarly, in the present invention, by installing the upper electrode 2b shown in FIG. Inconsistency in etching speed within the substrate can also be improved. In this embodiment, the upper electrode 2
The inclination angle of the inclined surfaces 8' and 8' attached to b is the distance a on the inflow side A and the distance b on the outflow side B with the depression as the center.
will change.
上述した実施例によるドライエツチング装置を
実験した結果、第2図のものでは従来に比べ40%
以上、第3図のものでは従来に比べ10%程度に止
まるのに対し、10%以上、第4図のものでは従来
に比べ5.0%以上エツチング速度のバラツキを補
正することができた。また、第2図の実施例の装
置はエツチング時の圧力が100mTorr以下の場合
は、カソードカツプリング方式に、200mTorr以
上の場合は、カソードカツプリング、アノードカ
ツプリング方式の両方に適用できる。 As a result of experimenting with the dry etching apparatus according to the above-mentioned embodiment, the dry etching apparatus shown in Fig. 2 was 40% cheaper than the conventional one.
As described above, the variation in etching speed can be corrected by more than 10%, and the variation in etching speed by more than 5.0% compared to the conventional method can be corrected by more than 10% in the one shown in FIG. Further, the apparatus of the embodiment shown in FIG. 2 can be applied to the cathode coupling method when the etching pressure is 100 mTorr or less, and to both the cathode coupling and anode coupling methods when the etching pressure is 200 mTorr or more.
以上のように本発明によれば上部電極の形状、
配置の改良により、プラズマの放電度の不均一並
びにエツチングガスの流れに基因する1枚のウエ
ハー内でのエツチング速度のバラツキを補正して
均一な高位置のエツチングを行うことができる効
果を有する。 As described above, according to the present invention, the shape of the upper electrode,
The improved arrangement has the effect of correcting variations in the etching rate within one wafer due to non-uniformity in plasma discharge degree and flow of etching gas, and uniformly etching high positions.
第1図は、従来の平行平板電極型枚葉式ドライ
エツチング装置の基本構成図、第2図、第3図、
第4図は、本発明を適用した対向電極を有する装
置の構成図である。
1…ウエハー、2a,2b…電極。
Fig. 1 is a basic configuration diagram of a conventional parallel plate electrode type single wafer dry etching device, Fig. 2, Fig. 3,
FIG. 4 is a configuration diagram of a device having opposing electrodes to which the present invention is applied. 1... Wafer, 2a, 2b... Electrode.
Claims (1)
てその上方に配置された上部電極とを有し、両電
極間に、その一方よりエツチングガスを送入し、
他方より流出させて電極上に設置された一枚の半
導体基板にエツチング処理を行うドライエツチン
グ装置において、前記下部電極上の半導体基板の
中央部分に対応する前記上部電極中央部分に窪み
を設け、該窪みより外周端部に向けて上傾する傾
斜面を付し、該上部電極を前記半導体基板と平行
又はガスの流動方向に沿つて上傾姿勢に設置した
ことを特徴とするドライエツチング装置。1. It has a lower electrode for installing a semiconductor substrate and an upper electrode placed above and facing the electrode, and an etching gas is introduced between the two electrodes from one side,
In a dry etching apparatus that performs an etching process on a semiconductor substrate placed on an electrode by causing etching to flow from the other side, a recess is provided in the center part of the upper electrode corresponding to the center part of the semiconductor substrate on the lower electrode, A dry etching apparatus characterized in that the upper electrode is provided with an inclined surface that is inclined upward from the recess toward the outer peripheral end, and the upper electrode is installed in an upwardly inclined position parallel to the semiconductor substrate or along the direction of gas flow.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258582A JPS58199870A (en) | 1982-05-17 | 1982-05-17 | Dry etching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258582A JPS58199870A (en) | 1982-05-17 | 1982-05-17 | Dry etching apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199870A JPS58199870A (en) | 1983-11-21 |
| JPS6230267B2 true JPS6230267B2 (en) | 1987-07-01 |
Family
ID=13778551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8258582A Granted JPS58199870A (en) | 1982-05-17 | 1982-05-17 | Dry etching apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199870A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61238981A (en) * | 1985-04-16 | 1986-10-24 | Ulvac Corp | Method for making uniform high-frequency etching |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512733A (en) * | 1978-07-14 | 1980-01-29 | Anelva Corp | Dry process etching device |
| US4307283A (en) * | 1979-09-27 | 1981-12-22 | Eaton Corporation | Plasma etching apparatus II-conical-shaped projection |
-
1982
- 1982-05-17 JP JP8258582A patent/JPS58199870A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58199870A (en) | 1983-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265288B1 (en) | Baffle of etching equipment for fabricating semiconductor device | |
| JP4180913B2 (en) | Top electrode with steps for plasma processing uniformity | |
| KR100352770B1 (en) | Topology induced plasma enhancement for etched uniformity improvement | |
| JPS6337193B2 (en) | ||
| US7183217B2 (en) | Dry-etching method | |
| JPH0359573B2 (en) | ||
| JP2628554B2 (en) | Reactive ion etching equipment | |
| JP2005005701A (en) | Wafer edge etching apparatus and method | |
| JPS6230267B2 (en) | ||
| KR20050013734A (en) | Plasma Etching Apparatus | |
| JP6085106B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP4854874B2 (en) | Dry etching method | |
| JP3989127B2 (en) | Dry etching apparatus and method | |
| JPH0330326A (en) | Semiconductor manufacturing apparatus | |
| JP3180438B2 (en) | Plasma processing device substrate fixing method | |
| JPH07201822A (en) | Dry etching device | |
| JPH11317396A (en) | Etching equipment | |
| JPH02280323A (en) | Plasma etching method | |
| KR100269605B1 (en) | Dry etcher to improve uniformity of wafer | |
| JP3501872B2 (en) | Plasma etching method for semiconductor substrate | |
| JPH0241167B2 (en) | ||
| JPS6032972B2 (en) | Etching device | |
| JPH10242118A (en) | Apparatus for manufacturing semiconductor device | |
| JPH01258428A (en) | Semiconductor manufacturing device | |
| JPH05304113A (en) | Single wafer plasma etching system |