JPS6231855B2 - - Google Patents
Info
- Publication number
- JPS6231855B2 JPS6231855B2 JP55052454A JP5245480A JPS6231855B2 JP S6231855 B2 JPS6231855 B2 JP S6231855B2 JP 55052454 A JP55052454 A JP 55052454A JP 5245480 A JP5245480 A JP 5245480A JP S6231855 B2 JPS6231855 B2 JP S6231855B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- signal level
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/341—Muting when no signals or only weak signals are present
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は通信装置の受信部に使用する自動利得
制御回路の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in an automatic gain control circuit used in a receiving section of a communication device.
通信装置の受信部において、受信部出力信号レ
ベルは受信された入力信号レベルの変化に対して
も一定であることが望ましく、このために従来受
信部において自動利得制御(以下AGCと記載す
る)回路を用いることが行なわれている。これは
第1図に示す回路で構成され、入力信号S1は利得
制御回路1を経てAGC回路の出力端に出力信号
S2として出力される。この出力信号S2は同時にそ
のレベルを検出回路2で検出され、この検出され
た信号レベルと予め設定された基準値S4は比較回
路3において比較されその差に応じた出力S3を送
出する。すなわち、この比較回路3の出力S3は制
御信号として利得制御回路1の利得を制御し、入
力信号S1のレベル変化に対しても受信部出力信号
S2のレベルが一定となるように動作するものであ
る。 In the receiving section of a communication device, it is desirable that the output signal level of the receiving section remains constant even with changes in the received input signal level. is being used. This consists of the circuit shown in Figure 1, where the input signal S 1 passes through the gain control circuit 1 and outputs the output signal to the output terminal of the AGC circuit.
Output as S 2 . The level of this output signal S2 is simultaneously detected by a detection circuit 2, and this detected signal level and a preset reference value S4 are compared in a comparator circuit 3, and an output S3 corresponding to the difference is sent out. . In other words, the output S3 of the comparator circuit 3 controls the gain of the gain control circuit 1 as a control signal, and the receiver output signal
It operates so that the level of S2 remains constant.
以上説明した従来のAGC回路においては、入
力信号S1のレベルがAGC可能な範囲より大きく
なつた場合、AGC回路が正常動作しなくなり
AGC回路の次段に置かれた機器に過大なレベル
の信号を送出することになり、次段に置かれた機
器に対し電気回路の損傷等の悪影響を与えること
が考えられる。また、入力信号S1のレベルが
AGC可能な範囲内の場合でも急激な増加を起こ
すと同様なことが考えられる。すなわち、利得制
御回路1の入力信号S1のレベルがAGCループの
応答時間以下の短時間内に増加した場合出力信号
S2のレベルは一定値に制御されずに過大なレベル
でAGC回路の次段へ出力される。従つて、従来
ではこの対策としてAGC回路の出力側に信号の
レベルをダイオード等の非直線性素子を用いてレ
ベル制限する方法が考えられている。しかし、こ
の方法ではAGC回路が正常な動作範囲にある場
合においても、出力信号に非直線歪みを発生させ
る要因となり、入力信号S1がアナログ信号である
場合などには、適切な対策であるとは言い難い。 In the conventional AGC circuit explained above, if the level of the input signal S1 becomes higher than the AGC possible range, the AGC circuit will not operate normally.
An excessive level of signal will be sent to the equipment placed next to the AGC circuit, which may have an adverse effect on the equipment placed next, such as damaging the electrical circuit. Also, the level of input signal S 1 is
The same thing can happen if there is a sudden increase even within the range where AGC is possible. In other words, if the level of the input signal S1 of the gain control circuit 1 increases within a short time less than the response time of the AGC loop, the output signal
The level of S2 is not controlled to a constant value and is output to the next stage of the AGC circuit at an excessive level. Therefore, conventionally, as a countermeasure to this problem, a method has been considered in which the level of the signal is limited by using a nonlinear element such as a diode on the output side of the AGC circuit. However, this method causes nonlinear distortion in the output signal even when the AGC circuit is within its normal operating range, so it may not be an appropriate countermeasure when the input signal S1 is an analog signal. It's hard to say.
本発明は従来のもののこのような欠点を除去し
たもので、入力信号のレベルがAGC可能な範囲
を越えて大きくなつた場合、あるいは入力信号の
レベルが急激に増加した場合においても正常な
AGC動作を行わせるようにしたもので、比較回
路の出力信号、すなわち利得制御回路の制御信号
が回路電源電圧等で制限される最大値に飽和して
しまう点に着目し、この最大値付近に設定された
基準値との比較により、この飽和状態を検出し
AGC回路出力の信号レベルを強制的に低下させ
ることによつて本発明の目的を達成している。 The present invention eliminates these drawbacks of the conventional ones, and allows normal operation even when the input signal level increases beyond the AGC range or when the input signal level increases rapidly.
It is designed to perform AGC operation, and focusing on the point that the output signal of the comparator circuit, that is, the control signal of the gain control circuit, saturates to the maximum value limited by the circuit power supply voltage, etc., This saturation state is detected by comparing it with a set reference value.
The object of the present invention is achieved by forcibly lowering the signal level of the AGC circuit output.
本発明の自動利得制御回路の構成は、外部から
加える制御信号により入力信号レベルに対する出
力信号レベルが制御される利得制御回路と、その
出力信号レベルを検出する第一の検出回路と、こ
の第一の検出回路からの出力信号を予め設定され
た基準値と比較して前記入力信号レベルの変化に
対して出力信号レベルが一定となるように前記制
御信号を作り前記利得制御回路に供給する比較回
路と、この比較回路の出力信号レベルを監視し、
この出力信号レベルが利得制御可能な動作範囲に
あるか否かを検出する第二の検出回路と、この第
二の検出回路により前記利得制御回路の出力信号
が前記利得制御可能な動作範囲を越えたことを検
出した時、その出力信号を停止するように検出回
路の出力により制御されるゲート回路とを含むこ
とを特徴とする。 The automatic gain control circuit of the present invention includes a gain control circuit whose output signal level is controlled with respect to an input signal level by a control signal applied from the outside, a first detection circuit which detects the output signal level, and the first detection circuit. a comparison circuit that compares the output signal from the detection circuit with a preset reference value and generates the control signal and supplies it to the gain control circuit so that the output signal level is constant with respect to changes in the input signal level; and monitor the output signal level of this comparison circuit,
a second detection circuit that detects whether the output signal level is within the gain controllable operating range; and a second detection circuit that detects whether the output signal level of the gain control circuit exceeds the gain controllable operating range. and a gate circuit that is controlled by the output of the detection circuit so as to stop outputting the output signal when the detection circuit detects that the detection circuit has detected the detection circuit.
第2図は本発明によるAGC回路の基本構成を
示すブロツク図で、第1図と対応する部分には同
一符号を付して示してある。本発明では第二の検
出回路5とゲート回路7が接続された構成を有し
ている。第2図に示すAGC回路の正常時での動
作は第1図に示した従来のAGC回路の動作と同
様でゲート回路7は動作しない。入力信号S1のレ
ベルがAGC回路のAGC可能な範囲より大きな場
合や、入力信号S1のレベルが急激に増加した場合
に利得制御回路1の制御信号S3が回路電源電圧等
で制限される最大値に飽和してしまうので、この
飽和した制御信号がAGC可能な範囲外であるこ
とを検出回路5は検出し、ゲート回路7を閉じる
制御信号S6を送出する。すなわち、この検出回路
5の出力S6は制御信号としてゲート回路7の開閉
を制御し、過大な出力信号がAGC回路の次段に
入らないようにするものである。第3図にゲート
回路7の実施例を示す。 FIG. 2 is a block diagram showing the basic configuration of an AGC circuit according to the present invention, in which parts corresponding to those in FIG. 1 are designated by the same reference numerals. The present invention has a configuration in which the second detection circuit 5 and the gate circuit 7 are connected. The normal operation of the AGC circuit shown in FIG. 2 is similar to the operation of the conventional AGC circuit shown in FIG. 1, and the gate circuit 7 does not operate. When the level of the input signal S 1 is higher than the AGC possible range of the AGC circuit, or when the level of the input signal S 1 increases rapidly, the control signal S 3 of the gain control circuit 1 is limited by the circuit power supply voltage, etc. Since the signal is saturated to the maximum value, the detection circuit 5 detects that this saturated control signal is outside the range in which AGC is possible, and sends out a control signal S6 that closes the gate circuit 7. That is, the output S6 of the detection circuit 5 is used as a control signal to control the opening and closing of the gate circuit 7 to prevent an excessive output signal from entering the next stage of the AGC circuit. FIG. 3 shows an embodiment of the gate circuit 7.
この実施例では、抵抗31とトランジスタ32
によりゲート回路が構成されており、第二の検出
回路5からの出力S6に対し、エミツタ―ベース間
電圧をしきい値とするトランジスタ32のスイツ
チング動作を利用してゲート機能を実現してい
る。すなわち、第2図における制御信号S3が基準
値S5を越えた場合、第二の検出回路5の出力S6に
よりトランジスタ32は導通し、利得制御回路1
の出力S2のレベルを減衰させ、本発明の目的が達
成される。 In this embodiment, resistor 31 and transistor 32
A gate circuit is constructed, and the gate function is realized using the switching operation of the transistor 32 with the emitter-base voltage as the threshold for the output S6 from the second detection circuit 5. . That is, when the control signal S3 in FIG. 2 exceeds the reference value S5 , the output S6 of the second detection circuit 5 makes the transistor 32 conductive, and the gain control circuit 1
The object of the invention is achieved by attenuating the level of the output S 2 of .
本発明によれば、入力信号レベルがAGC可能
な範囲より大きくなつた場合でも、また入力信号
レベルがAGC可能な範囲内で急激に増加した場
合でも、AGC回路の出力側に接続される機器を
保護することができる。 According to the present invention, even when the input signal level becomes higher than the AGC possible range, or even when the input signal level increases rapidly within the AGC possible range, the device connected to the output side of the AGC circuit is can be protected.
第1図は従来のAGC回路の構成を示すブロツ
ク図、第2図は本発明によるAGC回路の基本構
成を示すブロツク図、第3図は第2図におけるゲ
ート回路7の実施例を示す図である。
1……利得制御回路、2……検出回路、3……
比較回路、5……第二の検出回路、7……ゲート
回路。
FIG. 1 is a block diagram showing the configuration of a conventional AGC circuit, FIG. 2 is a block diagram showing the basic configuration of an AGC circuit according to the present invention, and FIG. 3 is a diagram showing an embodiment of the gate circuit 7 in FIG. be. 1...gain control circuit, 2...detection circuit, 3...
Comparison circuit, 5... second detection circuit, 7... gate circuit.
Claims (1)
ルに対する出力信号レベルが制御される利得制御
回路と、その出力信号レベルを検出する第一の検
出回路と、この第一の検出回路からの出力信号を
予め設定された基準値と比較して前記入力信号レ
ベルの変化に対して出力信号レベルが一定となる
ように前記制御信号を作り前記利得制御回路に供
給する比較回路と、この比較回路の出力信号レベ
ルを監視し、この出力信号レベルが利得制御可能
な動作範囲にあるか否かを検出する第二の検出回
路と、この第二の検出回路により前記利得制御回
路の出力信号が前記利得制御可能な動作範囲を越
えたことを検出した時、その出力信号を停止する
ように前記第二の検出回路の出力により制御され
るゲート回路とを含むことを特徴とする自動利得
制御回路。1. A gain control circuit whose output signal level relative to the input signal level is controlled by an externally applied control signal, a first detection circuit that detects the output signal level, and an output signal from the first detection circuit that is set in advance. a comparator circuit that generates the control signal and supplies it to the gain control circuit so that the output signal level is constant with respect to a change in the input signal level compared with a reference value determined by the input signal level; a second detection circuit that monitors and detects whether or not the output signal level is within the gain controllable operation range, and the second detection circuit adjusts the output signal of the gain control circuit to the gain controllable operation range and a gate circuit controlled by the output of the second detection circuit so as to stop the output signal when detecting that the range has been exceeded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245480A JPS56149107A (en) | 1980-04-21 | 1980-04-21 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5245480A JPS56149107A (en) | 1980-04-21 | 1980-04-21 | Automatic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56149107A JPS56149107A (en) | 1981-11-18 |
| JPS6231855B2 true JPS6231855B2 (en) | 1987-07-10 |
Family
ID=12915157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5245480A Granted JPS56149107A (en) | 1980-04-21 | 1980-04-21 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56149107A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339238U (en) * | 1989-08-28 | 1991-04-16 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921206B2 (en) * | 1975-04-14 | 1984-05-18 | 株式会社東芝 | AGC circuit |
-
1980
- 1980-04-21 JP JP5245480A patent/JPS56149107A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339238U (en) * | 1989-08-28 | 1991-04-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56149107A (en) | 1981-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101109308B1 (en) | Voltage regulator | |
| US5917639A (en) | Optical receiver | |
| JP3493424B2 (en) | Transmission power control method of CDMA system | |
| JPH0338907A (en) | Transmission output power controller | |
| US7551031B2 (en) | Amplifier | |
| US5426395A (en) | Method and apparatus for protecting power amplifiers from excessive operating power levels | |
| EP0622943B1 (en) | Power management circuit for a subscriber line interface circuit | |
| US5515008A (en) | Output level automatic control apparatus | |
| US4115741A (en) | Fast attack automatic gain control circuit | |
| US4479251A (en) | Noise blanker | |
| JPS6231855B2 (en) | ||
| US6388524B1 (en) | Hysteretic control of audio gain in response to battery conditions | |
| KR100286006B1 (en) | Automatic gain controller | |
| US5764467A (en) | Apparatus for protecting switch-mode power supplies connected in parallel from overvoltage | |
| JP3203414B2 (en) | Receiver with interference wave prevention | |
| RU2119249C1 (en) | Automatic power control device of transistorized radio transmitter | |
| JPH07245541A (en) | Power amplifier | |
| JPS6365165B2 (en) | ||
| JPS5844644Y2 (en) | PCM regeneration repeater | |
| JPH01221010A (en) | Automatic power control circuit | |
| US5955927A (en) | RF power transistor control using collector current | |
| KR960010059Y1 (en) | Automatic control circuit for an output level at a line amplifier | |
| JP3068723B2 (en) | Drive circuit for semiconductor laser | |
| JPH062372Y2 (en) | AGC circuit | |
| SU479261A1 (en) | Communication control device |