JPS6236315B2

JPS6236315B2 -

Info

Publication number: JPS6236315B2
Application number: JP4430880A
Authority: JP
Inventors: Tsutomu Ishihara
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-04-04
Filing date: 1980-04-04
Publication date: 1987-08-06
Also published as: JPS56140597A

Description

【発明の詳細な説明】この発明はレベルシフト回路、特にアナログ信
号を取り扱う電荷結合素子の入力バイアス回路に
適したレベルシフト回路の改良に関する。

電荷結合素子（Charge−Coupled Device、以
下CCDという）において入力信号と注入電荷量
（または出力信号）との間の直線性を得るために
は、入力信号を適当な直流バイアス電圧に重畳し
て電荷注入部の入力拡散層または入力ゲート電極
に導く必要がある。それゆえ、アナログ信号を取
り扱うCCDにおいては、入力バイアス回路は不
可欠な構成要素となつている。

従来、この入力バイアス回路としてもつぱら容
量結合が用いられていた。これは、信号電圧を
CCDの入力端子（入力拡散層または入力ゲート
電極）にコンデンサを介して導びき、一方、入力
端子を抵抗を通じて線形動作の得られる適当な動
作点に直流バイアスする方法であつた。この容量
結合では低域に遮断周波数があるので、低域特性
の劣化を防ぐためには大容量コンデンサと高抵抗
を使用する必要がある。通常使用される容量値は
数μＦ〜数十μＦ抵抗値は数ＫΩ〜数百ＫΩであ
る。クロツクドライバーのオンチツプ化等、周辺
回路のIC化に伴い、入力バイアス回路にも、当
然、MOS構造のCCDと製造プロセス上の共合性
があり、同一半導体基板上に集積化が可能な構成
のものが要求される。しかしながら、前述のよう
な大容量、高抵抗を半導体基板上に形成するのは
不可能であり、従来の容量結合では入力バイアス
回路をCCDと同一基板上に設けることができな
かつた。

上記の欠陥を改善した新規な入力バイアス回路
として本願出願人と同一出願人は特願昭54−
116476号で第１図にその一例を示したようなレベ
ルシフト回路とその駆動方法を提案した。即ち、
第１図において３は演算増幅器、１，２はそれぞ
れC₁，C₂なる容量値を有するコンデンサ、４，
５，６はスイツチ、７は信号源で、８は定電圧発
生回路である。なお、図では説明の便宜上、スイ
ツチ４，５，６を、具体例としてＮチヤンネル形
のMOSトランジスタ（以下、MOSTという）
S₁，S₂，S₃で示した。これらのMOSTは、端子
９，１０に印加される制御パルス電圧により周期
的に開閉（OFF〜ON）を繰り返す同期形のスイ
ツチである。第２図は、第１図に示したレベルシ
フト回路の駆動方法とそれに伴う動作の一例を説
明するためのタイミング図である。同図におい
て、１９および２０は、第１図の端子および１０
に加わる制御パルス電圧を示し、この例では
MOSTをＮチヤネル形としたので、パルス電圧
９および１０が高レルＶ_Hになる期間がスイツチ
４，５および６の閉じる期間となり、低レベ側Ｖ
_Lになる期間がスイツチ４，５および６の開く期
間となる。したがつてスイツチ４，５，６の開閉
状態図は１４，１５，１６のようになる。ただ
し、１４，１５，１６において、実線区間はスイ
ツチの閉じる（ON）期間、破線区間はスイツチ
の開く（OFF）期間にそれぞれ対応している。
また第２図において、２１は信号源７より供給さ
れる入力信号電圧、２２はコンデンサ１の端子間
電圧、すなわち端子１１の電圧で、２３は演算増
幅器の出力端子１３に得られるこのレベルシフト
回路の出力電圧である。ただし、出力電圧２３で
は簡単のため演算増幅器３の立上り時間およびセ
ツトリング時間に対応する期間が省略されてい
る。以下、第１図と第２図を用いて説明する。ま
ず第２図の時刻ａにおいて、スイツチ５が閉じる
ので、これよりコンデンサ１の端子電圧２２は、
入力信号電圧２１と同様に変化する。またスイツ
チ４も閉じるので、演算増幅器３はユニテイフイ
ードバツク接続となり出力端子１３を非反転入力
端子１８と同電位、すなわち定電圧発生回路８の
電圧値Ｖ_Aにする。このとき、コンデンサ２には
蓄積電荷はない。時刻ｂにおいて、ステツチ５が
開き、信号源７が切り離されるとコンデンサ１の
端子電圧２２は、以後、この時刻ｂの入力信号電
圧Vs₁に保持される。時刻ｂにおいて、スイツチ
４も開くが、コンデンサ２に依然として蓄積電荷
はないので、出力端子１３の出力電圧２３はＶ_A
のままである。次に時刻ｃにスイツチ６が閉じる
と、コンデンサ１の端子１１が演算増幅器３の反
転入力端子１２に接続されるので、演算増幅器３
が持前の大きな差動増幅作用を発揮し、コンデン
サ２を介しての負帰還ループにより、反転側入力
端子１２と非反転側入力端子１８の間の電位差を
殆んど零にする。その結果、コンデンサ１の端子
電圧２２はＶ_Aとされ、C₁（Vs₁−Ｖ_A）なる電荷
量がコンデンサ１からコンデンサ２へ移動するこ
とになる。移動の前後で電荷量の総和が不変であ
ることを考慮すると、このときの出力端子１３の
電圧値をVo₁として C₁（Vs₁−Ｖ_A）＝C₂（Ｖ_A−Vo₁）なる関係式が成立し、出力電圧Vo₁は Vo₁＝−（C₁／C₂）Vs₁ ＋｛１＋（C₁／C₂）｝Ｖ_A となる。時刻ｄにおいて、スイツチ６は開くが、
コンデンサ１と２の蓄積電荷には変化がないの
で、コンデンサ１の端子電圧２２および出力電圧
２３の値は、Ｖ_AとVo₁のままである。以上の時
刻ａからｅまでがこの回路の動作の一周期であ
り、以後ｅより同様の動作が繰り返され、スイツ
チ５が開いた瞬間毎の入力信号電圧値Vs₂，Vs₃
に対して、それぞれ出力電圧値Vo₂，Vo₃が順次
得られる。以上説明したように第１図のレベルシ
フト回路では、まずスイツチ５を閉じることによ
り信号源７よりコンデンサ１を充電し、この後ス
イツチ５を開いて入力信号の標本値VsをC₁・Vs
なる電荷としてコンデンサ１に蓄積保持する。次
に、スイツチ６を閉じ、非反転入力端子１８に直
流電圧Ｖ_Aが印加された演算増幅器の高い増幅度
と負帰還作用を利用して、コンデンサ１からC₁
（Vs−Ｖ_A）なる電荷量をコンデンサ２に移動さ
せることにより直流電圧｛１＋（C₁／C₂）｝Ｖ_Aに
重畳された信号電圧−（C₁／C₂）Vsを得る。な
お、スイツチ４を閉じるごとにコンデンサ２の電
荷は放電され、出力電圧はＶ_Aとなるので、出力
電圧波形２３は２４で示されるVoなるレベルの
期間と２５で示されるＶ_Aなるレベルの期間を交
互に繰り返す。第１図に示したレベルシフト回路
を構成するコンデンサ１と２の容量値は、
MOSTスイツチ４，５，６のゲート容量に起因
する制御パルス電圧１９，２０のフイールドスル
ーの影響が無視できる程度の大きさでよく、十分
小さい値にすることができる。このような小容量
コンデンサはMOS集積回路技術により、ゲート
電極−反転層間あるいは二層電極間の絶縁膜容量
等として容易に実現される。それゆえ、定電圧発
生回路８として、例えば負荷用MOSTの直列接
続で構成される電圧デイバイダ（分圧回路）等を
使用すれば、第１図に示したレベルシフト回路は
CCDと同一の基板上に同一製造プロセスを用い
て容易に集積化される。さらに、前記レベルシフ
ト回路によれば、コンデンサ１と２の容量値C₁
とC₂を選定することにより、入力信号電圧Vsを
増幅（減衰）することもできる。

しかしながら、前記レベルシフト回路の構成で
は、ひとたびC₁／C₂が選定されると、直流レベ
ルのシフト量も一意的に定まるので、CCD入力
端子に最適直流バイアス電圧Ｖ_Bに重畳された信
号電圧を導くためには、定電圧発生回路８の電圧
Ｖ_AをC₁／C₂に従属する特定の値に限定せざるを
得ない。すなわち、CCD電荷注入部において線
形動作を得るのに必要な適当な直流バイアス電圧
Ｖ_Bと、要求される利得C₁／C₂に応じて、Ｖ_Aを
特有の値（Ｖ_B／〔１＋C₁／C₂〕）としなければな
らず、設計上の自由度が制限されていた。また、
ICの構成上、定常的に電流を必要とする定電圧
発生回路は電力消費の点で、できる限り減らすこ
とが望ましい。しかしながら、前記従来のレベル
シフト回路では、定電圧発生回路８の電圧値Ｖ_A
が限定されるので、必ず固有の定電圧発生回路を
必要とし、電力消費の点での不利益があつた。

本発明の目的は、前記既提案のレベルシフト回
路の問題点を解決し、直流レベルのシフト量を信
号成分の利得（損失）とは独立に、かつ固有の定
電圧源を使用することなく設定することが可能な
改善されたレベルシフト回路とその駆動方法を提
供することにある。

本発明によれば、非反転側入力端子が第１の電
圧に接続された演算増幅器と、該増幅器の出力端
子と反転側入力端子の間に接続された第１のコン
デンサと、該コンデンサに並列に設けられた第１
のスイツチと、一端が前記第１の電圧に接続され
た第２および第３のコンデンサと、前記第２のコ
ンデンサと第２の電圧との間に設けられた第２の
スイツチと、前記第３のコンデンサと第３の電圧
との間に設けられた第３のスイツチと、前記第２
および第３のコンデンサと前記演算増幅器の反転
側入力端子との間にそれぞれ設けられた第４およ
び第５のスイツチとを備えたことを特徴とするレ
ベルシフト回路が得られる。

さらに、本発明によれば、上記レベルシフト回
路において、前記各スイツチの開閉手続を、第４
のスイツチが開いた状態のときにのみ第２のスイ
ツチが閉じた状態となり、また第５のスイツチが
開いた状態のときにのみ第３のスイツチが閉じた
状態となるように選ぶとともに、第１のスイツチ
が開いた状態のときにのみ第４および第５のスイ
ツチが開いた状態から閉じた状態になるように選
び、該開閉手続を周期的に繰り返すようにしたこ
とを特徴とするレベルシフト回路の駆動方法が得
られる。

以下、図面にもとづいて本発明を説明する。

第３図は本発明によるレベルシフト回路の一実
施例を示す構成図である。同図において、３０は
演算増幅器、３１，３２，３３はそれぞれC₃₁，
C₃₂，C₃₃なる容量値を有するコンデンサ、３４，
３５，３６，３７，３８はスイツチで、本実施例
では、具体的な一例としてＮチヤネル型の
MOSTスイツチが使用される。なお、以下の説
明の便宜上、演算増幅器３０は、正負対称の電源
電圧により零ボルト中心の差動直流増幅を行なう
ものとする。第３図の回路構成において、演算増
幅器３０の出力端子４０はコンデンサ３１を介し
て反転側入力端子４１に導かれ、負帰還ループを
形成している。この負帰還ループには並列にスイ
ツチ３４が設けられている。一方、前記反転側入
力端子４１はスイツチ３７および３８を介して一
端が電圧零ボルトの点に接続されたコンデンサ３
２および３３の端子４２および４３に導かれ、さ
らに端子４２および４３がスイツチ３５および３
６を介してそれぞれ信号源４５および電圧源４６
と結ばれている。また、演算増幅器３０の非反転
側入力端子３９は電圧零ボルトの点に接続されて
いる。なお、本実施例ではスイツチ３４，３５，
３６，３７，３８の一例としてＮチヤネル型の
MOSTを用いたが、これらのMOSTスイツチ
は、端子４７と４８に印加される制御パルス電圧
（後述）により、周期的に開閉（OFF−ON）を
繰り返す。

第４図は、本発明によるレベルシフト回路の駆
動方法の一例を説明するためのもので、第３図に
示した実施例におけるスイツチ３４，３５，３
６，３７，３８の開閉手続を示すタイミング図で
ある。第４図において、４９および５０は第３図
の端子４７および４８に印加される制御パルス電
圧、５４，５５，５６，５７，５８は、それぞれ
スイツチ３４，３５，３６，３７，３８の開閉状
態を示す。この例では、スイツチをＮチヤネル型
MOSTとしたので、スイツチ３４，３５，３６
は、パルス電圧４９が高レベルＶ_Hになる期間に
は閉じた（ON）状態となり、低レベルＶ_Lになる
期間には開いた（OFF）状態となる。同様に、
スイツチ３７，３８は、パルス電圧５０が高レベ
ルＶ_Hになる期間には閉じた（ON）状態となり、
低レベルＶ_Lになる期間には開いた（OFF）状態
となる。すなわち、スイツチ３４，３５，３６，
３７，３８の開閉状態を示す５４，５５，５６，
５７，５８において、実線区間はスイツチの閉じ
た（ON）期間、破線区間はスイツチの開いた
（OFF）期間をそれぞれ表わしている。

第５図は、第３図に示した回路を第４図に示し
たスイツチの開閉手続で駆動した場合における本
実施例の動作説明図である。同図において６０は
信号源４５より供給される入力信号電圧、６１は
電圧源４６の電圧、６２はコンデンサ３２の端子
間電圧、すなわち端子４２の電圧、６３はコンデ
ンサ３３の端子間電圧、すなわち端子４３の電圧
で、６４は演算増幅器３０の出力端子４０に得ら
れるこのレベルシフト回路の出力電圧である。

第３図と第４図、第５図を用いて本実施例の動
作を説明する。ただし、第４図と第５図の上部に
示された時刻の表示は、同一符号をもつて同一時
刻とする。まず、第４図の時刻t₀において、スイ
ツチ３５と３６が閉じるので、これよりコンデン
サ３２の端子間電圧は第５図の６２に示したよう
に入力信号電圧６０にともなつて動き、コンデン
サ３３は電圧源４６の電圧値Ｖ_BBに充電される。
また、スイツチ３４が閉じるので、演算増幅器３
０はユニテイフイードバツク接続となり、出力端
子４０と反転側入力端子４１を非反転側入力端子
３９と同電位、すなわち０ボルトにする。このと
き、コンデンサ３１には当然蓄積電荷はない。時
刻t₁において、スイツチ３５が開き、信号源４５
の電圧６０が切り離されると、コンデンサ３２に
はこの時刻の入力信号電圧Vs₁に比例したC₃₂・
Vs₁なる蓄積電荷が残留し、この後端子４２の電
圧６２はVs₁に保持される。同様にスイツチ３６
が開き、電圧源４６が切り離されると、コンデン
サ３３には定電圧源４６の電圧値Ｖ_BBに応じた
C₃₃・Ｖ_BBなる蓄積電荷量が残り、以後端子４３
の電圧６３はＶ_BBに保持される。なお、この時刻
t₁においてスイツチ３４も開くが、コンデンサ３
１の蓄積電荷は依然零であり、出力電圧６４は０
ボルトのままである。次に時刻t₂にスイツチ３７
および３８が閉じると、コンデンサ３２および３
３は演算増幅器３０の反転側入力端子４１に接続
される。このとき、演算増幅器３０は、反転側入
力端子４１と非反転側入力端子３９の間の電位の
差を増幅し、これをコンデンサ３１を介して反転
側入力端子４１に帰還することにより、結果的に
は反転側入力端子４１を非反転側入力端子３９と
同電位とするように作用する。したがつて端子４
２と４３はともにほぼ０ボルトとなり、コンデン
サ３２と３３に蓄積されていたC₃₂・Vs₁とC₃₃・
Ｖ_BBなる電荷量はすべてコンデンサ３１に移動す
る。それゆえ、このときの演算増幅器出力端子４
０の電圧値をVo₁とすると C₃₂・Vs₁＋C₃₃・Ｖ_BB＝−C₃₁・Vo₁ となり、出力電圧値Vo₁は Vo₁＝−（C₃₂／C₃₁）Vs₁ −（C₃₃／C₃₁）Ｖ_BB となる。時刻t₃において、スイツチ３７および３
８は開くが、コンデンサ３１の蓄積電荷は変わら
ないので、出力電圧６４の値はVo₁のままであ
る。以上が本実施例における動作の一周期であ
り、以後、t₄より同様の動作が繰り返され、スイ
ツチ３５が開いた瞬間、すなわち時刻t₅，t₉等の
入力信号電圧値Vs₂，Vs₃等に対してそれぞれ出
力電圧値Vo₂，Vo₃が順次得られる。なお、スイ
ツチ３４を閉じるごとにコンデンサ３１の蓄積電
荷は放電され、出力電圧６４は周期的に０ボルト
となる。以上説明したように、本実施例では、ま
ずスイツチ３５を閉じその後開くことにより入力
信号の標本値VsをC₃₂・Vsなる電荷としてコンデ
ンサ３２に蓄積保持する一方、スイツチ３６を閉
じて開くことにより電圧源４６の電圧値Ｖ_BBに比
例した電荷量C₃₃・Ｖ_BBをもうひとつのコンデン
サ３３に蓄えておく。次にスイツチ３７と３８を
閉じ、コンデンサ３２と３３に蓄積されていた電
荷量を演算増幅器３０の負帰還ループを形成する
コンデンサ３１で積分することにより、出力電圧
〔−（C₃₂／C₃₁）Vs−（C₃₃／C₃₁）Ｖ_BB〕、すなわ
ち、直流バイアス電圧〔−（C₃₃／C₃₁）Ｖ_BB〕に
重畳された信号電圧〔−（C₃₂／C₃₁）Vs〕を得て
いる。

本実施例では、コンデンサ３１の容量値C₃₁に
対してコンデンサ３２の容量値C₃₂を適当に選定
することにより入力信号電圧に対する所望の増幅
度が得られ、一方、C₃₁と電圧源の電圧値Ｖ_BBに
対してコンデンサ３３の容量値C₃₃を適当に選定
することにより所望とする直流的なレベルシフト
量が得られる。したがつて直流レベルシフト量と
信号利得を独立に定めることができる。また、容
量値C₃₃により直流レベルシフト量〔−（C₃₃／
C₃₁）Ｖ_BB〕を調節できるので、所望の直流レベ
ルシフト量を得る際に電圧源８の電圧値Ｖ_BBは限
定されない。したがつて、固有の定電圧源を必要
とせず、例えば演算増幅器３０の電源電圧等を電
圧源８とすることができる。また、本実施例を
CCDの入力バイアス回路として用いた場合に
は、CCDの駆動のために設けられた定電圧発生
回路、例えばCCD電極のバイアス電圧を発生す
るための分圧回路等を定電圧源８とすることも可
能となる。

したがつて、本実施例によれば、直流レベルの
シフト量と信号利得とがそれぞれ独立に設定さ
れ、また、直流レベルシフト量設定のために固有
の電圧源を必要としないので、従来のレベルシフ
ト回路に比べ設計の自由度が高く低消費電力化の
可能なレベルシフト回路が得られる。

第４図と第５図に示したように、本実施例の動
作の一周期は、スイツチ３５および３６を閉じ
て、信号源および定電圧源によりコンデンサ３２
および３３を充電する期間７１と、スイツチ３５
および３６を開くことにより、コンデンサ３２お
よび３３に信号電圧の標本値および電圧源の電圧
値に比例した電荷量を蓄積しておく期間７２と、
スイツチ３４を開くとともにスイツチ３７および
３８を閉じ、コンデンサ３２と３３に蓄積された
電荷量を演算増幅器３０を介してコンデンサ３１
に移すことにより、所望とする直流レベルシフト
量と信号電圧成分に対する増幅度を得る期間７３
と、次の周期への準備としてスイツチ３７および
３８を開き、コンデンサ４２および４３を演算増
幅器３０と分離しておくための期間７４とから成
る。なお、コンデンサ４１の蓄積電荷は一周期毎
に放電される必要があるが、本実施例では、これ
を期間７１を利用して行なつている。

ただし第４図に示した上記実施例における駆動
パルス電圧４９，５０とそれに伴なう各スイツチ
の開閉状態は単なる一例であつて、これに限るも
のではない。上記実施例ではスイツチ３７および３８が開いた状態のとき
にのみスイツチ３５および３６が閉じた状態と
なる。

スイツチ３４が開いた状態のときにのみスイ
ツチ３７と３８が開いた状態から閉じた状態に
なる。

以上の２条件が満足されれば、他の時間関係
は、どのように選んでもよい。例えば、期間７４
は必ずしも必要でなくスイツチ３７および３８の
閉じた状態が、スイツチ３４の閉じた状態となる
時期まで延長されても動作の達成には差しつかえ
ない。なお、残る３つの期間７１，７２，７３は
必要であるが、これらの一周期中に占める割合等
は自由である。また上記実施例では、MOSTス
イツチ３４と３５，３６のゲートを端子４７に、
MOSTスイツチ３７，３８のゲートを端子４８
にそれぞれ共通接続し、二相の駆動パルス電圧４
９と５０により５個のスイツチの開閉状態を制御
する駆動方法が採られているが、これは単なる一
例であつて、非常に多くの変形が可能であること
は、明細書の記載からも明らかである。

以上の説明から明らかなように、本発明に従う
レベルシフト回路の特長は、直流レベルのシフト
量と信号電圧に対する増幅度とが独立に設定で
き、従来のレベルシフト回路に比べ設計上の自由
度が増大された点にある。すなわち、第１図に示
した従来の構成では、信号電圧成分に対する増幅
度C₁／C₂が規定されると、直流レベルのシフト
量も（１＋C₁／C₂）Ｖ_Aに限定されたが、本発明
では、上記実施例で述べたように、C₃₂とC₃₃を選
定することにより信号電圧成分に対する増幅度
C₃₂／C₃₁と直流レベルシフト量−（C₃₃／C₃₁）Ｖ_B
_Ｂを独立に選定することができるよう回路構成と
駆動方法が修正されている。その結果、C₃₃によ
り直流レベルシフト量を調節できるので、所望の
直流レベルシフト量を得るために固有の定電圧源
を必要とせず、従来のレベルシフト回路に比べ、
低消費電力化がはかれる。

以上のように本発明はレベルシフト回路の設計
上の自由度の増大と低消費電力化に効果があり、
さらに集積化にも適しているため、CCDの入力
バイアス回路として用いたとき、その効果は著し
い。

【図面の簡単な説明】

第１図は、CCDの入力バイアス回路として従
来考えられていたレベルシフト回路の構成例を示
す図であり、１と２はコンデンサ、３は演算増幅
器、４，５，６はMOSTスイツチ、７は信号
源、８は定電圧発生回路で、９および１０はスイ
ツチ４，５および６に対する制御パルス電圧の印
加用端子である。第２図は第１図のレベルシフト
回路の動作の一例を説明するためのタイミング図
であり、１９および２０は第１図の端子９および
１０に加わる制御パルス電圧の一例、１４，１
５，１６はこのときのスイツチ４，５，６の開閉
状態、２１は入力信号電圧、２２はコンデンサ１
の端子間電圧、２３は演算増幅器３の出力端子に
現われる出力電圧をそれぞれ示している。第３図
は本発明の一実施例におけるレベルシフト回路の
構成を示す図であり、３０は演算増幅器、３１，
３２，３３はコンデンサ、３４，３５，３６，３
７，３８はMOSTスイツチ、４５は信号源、４
６は電圧源で、４７はスイツチ３４，３５，３６
に対する制御パルス電圧と印加端子、４８はスイ
ツチ３７，３８に対する制御パルス電圧の印加端
子である。第４図は、本発明の一実施例における
レベルシフト回路の駆動方法を示すタイミング図
であり、４９および５０は第３図の端子４７およ
び４８に加わる制御パルス電圧で、５４，５５，
５６，５７，５８は、それぞれこのときのスイツ
チ３４，３５，３６，３７，３８の開閉状態を示
す。第５図は、第３図と第４図で示した実施例の
動作説明図であり、６０は入力信号電圧、６１は
電圧源４６の電圧、６２はコンデンサ３２の端子
間電圧、６３はコンデンサ３３の端子間電圧、６
４は演算増幅器３０の出力端子に得られる出力電
圧である。

Claims

【特許請求の範囲】１非反転側入力端子が第１の電圧に接続された
演算増幅器と、該増幅器の出力端子と反転側入力
端子の間に接続された第１のコンデンサと、該コ
ンデンサに並列に設けられた第１のスイツチと、
一端が前記第１の電圧に接続された第２および第
３のコンデンサと、前記第２のコンデンサと第２
の電圧との間に設けられた第２のスイツチと、前
記第３のコンデンサと第３の電圧との間に設けら
れた第３のスイツチと、前記第２および第３のコ
ンデンサと前記演算増幅器の反転側入力端子との
間にそれぞれ設けられた第４および第５のスイツ
チとを備えたことを特徴とするレベルシフト回
路。２非反転側入力端子が第１の電圧に接続された
演算増幅器と、該増幅器の出力端子と反転側入力
端子の間に接続された第１のコンデンサと、該コ
ンデンサに並列に設けられた第１のスイツチと、
一端が前記第１の電圧に接続された第２および第
３のコンデンサと、前記第２のコンデンサと第２
の電圧との間に設けられた第２のスイツチと、前
記第３のコンデンサと第３の電圧との間に設けら
れた第３のスイツチと、前記第２および第３のコ
ンデンサと前記演算増幅器の反転側入力端子との
間にそれぞれ設けられた第４および第５のスイツ
チとを備えたレベルシフト回路において、前記各
スイツチの開閉手続を、第４のスイツチが開いた
状態のときにのみ第２のスイツチが閉じた状態と
なり、また第５のスイツチが開いた状態のときに
のみ第３のスイツチが閉じた状態となるように選
ぶとともに、第１のスイツチが開いた状態のとき
にのみ第４および第５のスイツチが開いた状態か
ら閉じた状態になるように選び、該開閉手続を周
期的に繰り返すようにしたことを特徴とするレベ
ルシフト回路の駆動方法。