JPS6236396B2 - - Google Patents
Info
- Publication number
- JPS6236396B2 JPS6236396B2 JP53125574A JP12557478A JPS6236396B2 JP S6236396 B2 JPS6236396 B2 JP S6236396B2 JP 53125574 A JP53125574 A JP 53125574A JP 12557478 A JP12557478 A JP 12557478A JP S6236396 B2 JPS6236396 B2 JP S6236396B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- polycrystalline silicon
- resistance value
- layer resistance
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置の抵抗体およびそ
の製造方法に関するものである。
の製造方法に関するものである。
半導体集積回路装置において、小さな面積内に
高い層抵抗値を有する抵抗体として、不純物を含
まない、ないしは微量しか含まない多結晶シリコ
ーンにより形成された抵抗体が用いられている。
高い層抵抗値を有する抵抗体として、不純物を含
まない、ないしは微量しか含まない多結晶シリコ
ーンにより形成された抵抗体が用いられている。
従来のこの種の抵抗体は、一種類の層抵抗値を
有する知結晶シリコンからなるものであつた。ま
たその製造方法は、最初に多結晶シリコンを写真
食刻工程により配線部分と抵抗体部分を同時に形
成し、次に抵抗体と成る部分の上に不純物の添加
に対するマスクを写真食刻工程により設け、その
後不純物の添加を行なうと配線部分の多結晶シリ
コンには不純物が高濃度に添加され、マスクがあ
る部分の下の多結晶シリコンには不純物が添加さ
れずに高い抵抗値を有する抵抗体となる。
有する知結晶シリコンからなるものであつた。ま
たその製造方法は、最初に多結晶シリコンを写真
食刻工程により配線部分と抵抗体部分を同時に形
成し、次に抵抗体と成る部分の上に不純物の添加
に対するマスクを写真食刻工程により設け、その
後不純物の添加を行なうと配線部分の多結晶シリ
コンには不純物が高濃度に添加され、マスクがあ
る部分の下の多結晶シリコンには不純物が添加さ
れずに高い抵抗値を有する抵抗体となる。
この従来技術によると、２種類以上の抵抗値を
得るには抵抗体の長さ又は幅を変えなければなら
ない。特に抵抗値の大きく違う２つ以上の抵抗体
を形成しようとした場合に抵抗値の小さな抵抗体
の幅を大きく、抵抗値の大きな抵抗体の長さを長
くしなければならなく、この事は、半導体集積回
路装置の面積を小さくすることの妨げになつてい
た。
得るには抵抗体の長さ又は幅を変えなければなら
ない。特に抵抗値の大きく違う２つ以上の抵抗体
を形成しようとした場合に抵抗値の小さな抵抗体
の幅を大きく、抵抗値の大きな抵抗体の長さを長
くしなければならなく、この事は、半導体集積回
路装置の面積を小さくすることの妨げになつてい
た。
本発明は、抵抗値の異なる２種以上の抵抗体を
有する半導体集積回路装置において、抵抗体の所
要面積を減らし、集積度を高めることを目的とす
るものである。
有する半導体集積回路装置において、抵抗体の所
要面積を減らし、集積度を高めることを目的とす
るものである。
本発明の半導体集積回路装置は、層抵抗値を異
にする多結晶シリコンからなる２種類以上の高抵
抗体を備えることを特徴とするものである。
にする多結晶シリコンからなる２種類以上の高抵
抗体を備えることを特徴とするものである。
本発明の半導体集積回路装置の製造方法は、絶
縁膜を介して半導体基板上に一定濃度の不純物を
含む複数個の多結晶シリコンのパターンを形成す
る工程と、前記多結晶シリコンの表面を異なる厚
さだけ酸化することにより層抵抗値の異なる２種
類以上の抵抗体を形成する工程を含むことを特徴
とするものである。
縁膜を介して半導体基板上に一定濃度の不純物を
含む複数個の多結晶シリコンのパターンを形成す
る工程と、前記多結晶シリコンの表面を異なる厚
さだけ酸化することにより層抵抗値の異なる２種
類以上の抵抗体を形成する工程を含むことを特徴
とするものである。
本発明によれば、層抵抗値を変えるだけで抵抗
値の異なる何種類もの抵抗体を得ることができる
ので、抵抗体の長さや幅を変える必要がなく、抵
抗体の所要面積を減らすことができ、半導体集積
回路装置の集積度を向上させることができる。
値の異なる何種類もの抵抗体を得ることができる
ので、抵抗体の長さや幅を変える必要がなく、抵
抗体の所要面積を減らすことができ、半導体集積
回路装置の集積度を向上させることができる。
以下、本発明の実施例として、層抵抗値の異な
る３種類の抵抗体を備える半導体集積回路につい
て図面を参照して説明する。
る３種類の抵抗体を備える半導体集積回路につい
て図面を参照して説明する。
まず、第１図に示すように、シリコン基板１に
フイールド絶縁膜２を形成し、その上に多結晶シ
リコン３を化学気相成長法により全面に被着す
る。その後、この多結晶シリコンが層抵抗値の一
番高い抵抗体を形成するのに必要な層抵抗となる
ように不純物を添加する。この場合、多結晶シリ
コンを化学気相成長する時に、ソースガスに不純
物を添加し、所望の層抵抗の多結晶シリコンを被
着してもよい。
フイールド絶縁膜２を形成し、その上に多結晶シ
リコン３を化学気相成長法により全面に被着す
る。その後、この多結晶シリコンが層抵抗値の一
番高い抵抗体を形成するのに必要な層抵抗となる
ように不純物を添加する。この場合、多結晶シリ
コンを化学気相成長する時に、ソースガスに不純
物を添加し、所望の層抵抗の多結晶シリコンを被
着してもよい。
その後、第２図に示すように、多結晶シリコン
を写真食刻工程によりパターン化し、配線部分４
と抵抗体部となるべき部分を含む配線５を形成す
る。この場合ゲート部の多結晶シリコンを同時に
形成してもよい。
を写真食刻工程によりパターン化し、配線部分４
と抵抗体部となるべき部分を含む配線５を形成す
る。この場合ゲート部の多結晶シリコンを同時に
形成してもよい。
次に、第３図に示すように、前記多結晶シリコ
ン５のうち、すべての抵抗体を形成する部分に熱
酸化マスク（SiO2）６を形成する。この場合、マ
スク６以外の部分を耐酸化物７（例えば窒化シリ
コン膜）で被つておき、マスク６の部分だけ多結
晶シリコンを酸化する。酸化膜厚は、後の工程で
行なわれる配線部多結晶シリコンへの不純物をド
ープする時に、マスク６の下の多結晶シリコンへ
不純物がドープされないだけの厚さが必要であ
る。マスク６によつて形成された抵抗体の層抵抗
値が、作ろうとする各種の層抵抗値のうち一番高
い層抵抗値となるような多結晶シリコンの不純物
濃度にしておく。尚、１番層抵抗値の高い抵抗体
を８、２番目に層抵抗値の高くなる抵抗体を９、
３番目に層抵抗値の高くなる抵抗体を１０とす
る。
ン５のうち、すべての抵抗体を形成する部分に熱
酸化マスク（SiO2）６を形成する。この場合、マ
スク６以外の部分を耐酸化物７（例えば窒化シリ
コン膜）で被つておき、マスク６の部分だけ多結
晶シリコンを酸化する。酸化膜厚は、後の工程で
行なわれる配線部多結晶シリコンへの不純物をド
ープする時に、マスク６の下の多結晶シリコンへ
不純物がドープされないだけの厚さが必要であ
る。マスク６によつて形成された抵抗体の層抵抗
値が、作ろうとする各種の層抵抗値のうち一番高
い層抵抗値となるような多結晶シリコンの不純物
濃度にしておく。尚、１番層抵抗値の高い抵抗体
を８、２番目に層抵抗値の高くなる抵抗体を９、
３番目に層抵抗値の高くなる抵抗体を１０とす
る。
次に第４図に示すように、耐酸化物７を除去
し、層抵抗値が２番目に高い抵抗体９と層抵抗値
が３番目に高い抵抗体１０以外の部分に前記耐酸
化物７と同様の耐酸化物１１を形成する。その
後、熱酸化すると、抵抗体９と抵抗体１０の多結
晶シリコンの熱酸化が進み、熱酸化膜１２の膜厚
が増加する。この時、抵抗体９と抵抗体１０の多
結晶シリコン中では、不純物の偏析が進み、抵抗
体８に比較し、層抵抗値が小さくなる。これは、
不純物がSiO2中に入らずに多結晶シリコン中に
偏析するため抵抗体９，１０において酸化膜との
界面近くの多結晶シリコン中に不純物の濃度が他
の部分の濃度より高い部分ができ、その部分が層
抵抗値を決定する要因となるため層抵抗値がさが
る。
し、層抵抗値が２番目に高い抵抗体９と層抵抗値
が３番目に高い抵抗体１０以外の部分に前記耐酸
化物７と同様の耐酸化物１１を形成する。その
後、熱酸化すると、抵抗体９と抵抗体１０の多結
晶シリコンの熱酸化が進み、熱酸化膜１２の膜厚
が増加する。この時、抵抗体９と抵抗体１０の多
結晶シリコン中では、不純物の偏析が進み、抵抗
体８に比較し、層抵抗値が小さくなる。これは、
不純物がSiO2中に入らずに多結晶シリコン中に
偏析するため抵抗体９，１０において酸化膜との
界面近くの多結晶シリコン中に不純物の濃度が他
の部分の濃度より高い部分ができ、その部分が層
抵抗値を決定する要因となるため層抵抗値がさが
る。
次に第５図に示すように、前工程と同様に、耐
酸化物１１を除去し、層抵抗値が３番目に高い抵
抗体１０以外の部分に、耐酸化物７と同様の耐酸
化物１３を形成する。その後、熱酸化すると、抵
抗体１０の多結晶シリコンの熱酸化が進み、熱酸
化膜１４の膜厚が増加する。この時、抵抗体１０
の多結晶シリコン中で不純物の偏析が進み、抵抗
体９に比較し、層抵抗値が小さくなる。
酸化物１１を除去し、層抵抗値が３番目に高い抵
抗体１０以外の部分に、耐酸化物７と同様の耐酸
化物１３を形成する。その後、熱酸化すると、抵
抗体１０の多結晶シリコンの熱酸化が進み、熱酸
化膜１４の膜厚が増加する。この時、抵抗体１０
の多結晶シリコン中で不純物の偏析が進み、抵抗
体９に比較し、層抵抗値が小さくなる。
その後第６図に示すように、耐酸化物１３を除
去し、多結晶シリコンに不純物をドーブすると、
抵抗体８，９，１０の部分は各々マスク６，１
２，１４により不純物がドープされずにそれ以外
の部分に不純物がドープされ配線部分となる。
去し、多結晶シリコンに不純物をドーブすると、
抵抗体８，９，１０の部分は各々マスク６，１
２，１４により不純物がドープされずにそれ以外
の部分に不純物がドープされ配線部分となる。
上記実施例において、例えば多結晶シリコン中
に不純物としてリンを１×1014原子／cm2だけ添加
し、多結晶シリコンの酸化膜の厚さを3000Å、
5000Å、9000Åの３種類とした場合に、それぞれ
の層抵抗値は500〜1000kΩ／口、50〜100kΩ／
口、５〜10kΩ／口が得られる。この場合、多結
晶シリコンの厚さを6000Å、長さを10μｍ、幅を
５μｍとしたとき、抵抗値はそれぞれ１〜2M
Ω、100〜200kΩ、10k〜20kΩとなる。
に不純物としてリンを１×1014原子／cm2だけ添加
し、多結晶シリコンの酸化膜の厚さを3000Å、
5000Å、9000Åの３種類とした場合に、それぞれ
の層抵抗値は500〜1000kΩ／口、50〜100kΩ／
口、５〜10kΩ／口が得られる。この場合、多結
晶シリコンの厚さを6000Å、長さを10μｍ、幅を
５μｍとしたとき、抵抗値はそれぞれ１〜2M
Ω、100〜200kΩ、10k〜20kΩとなる。
この実施例では、酸化工程をくり返す毎に耐酸
化物を除去し、再び耐酸化物を被着しているが、
他の方法例えば写真食刻工程により、最初に一番
抵抗値の低くなる抵抗体の部分の耐酸化物を除去
して酸化し、次に二番目に抵抗値の低くなる抵抗
体の部分の耐酸化物を除去して酸化するというよ
うに、抵抗値が低くなる抵抗体の部分から順番に
耐酸化物を除去し酸化する事をくり返しても、実
施例と同じ結果が得られる。
化物を除去し、再び耐酸化物を被着しているが、
他の方法例えば写真食刻工程により、最初に一番
抵抗値の低くなる抵抗体の部分の耐酸化物を除去
して酸化し、次に二番目に抵抗値の低くなる抵抗
体の部分の耐酸化物を除去して酸化するというよ
うに、抵抗値が低くなる抵抗体の部分から順番に
耐酸化物を除去し酸化する事をくり返しても、実
施例と同じ結果が得られる。
尚、ここでは３種類の層抵抗値を有する抵抗体
を製造する場合について説明したが、２種類の層
抵抗値を有する抵抗体を製造する場合は第５図で
説明した工程を省略すればよい。又層抵抗値が４
種類以上の抵抗値を有する抵抗体を製造する場合
は、耐酸化物で被う抵抗体を変え第５図で説明し
た工程を追加すれば製造可能である。
を製造する場合について説明したが、２種類の層
抵抗値を有する抵抗体を製造する場合は第５図で
説明した工程を省略すればよい。又層抵抗値が４
種類以上の抵抗値を有する抵抗体を製造する場合
は、耐酸化物で被う抵抗体を変え第５図で説明し
た工程を追加すれば製造可能である。
又、多結晶シリコンの下の部分をフイールド絶
縁膜としたが、絶縁膜があれば、その下に素子や
配線があつても本発明の効果は影響をうけない。
又、絶縁物基板上に形成した多結晶シリコンに対
しても本発明の効果は同一である。
縁膜としたが、絶縁膜があれば、その下に素子や
配線があつても本発明の効果は影響をうけない。
又、絶縁物基板上に形成した多結晶シリコンに対
しても本発明の効果は同一である。
以上のように、本発明では抵抗体となるべき部
分を含だ多結晶シリコン全体に不純物を添加して
おき、抵抗体となる部分に熱酸化膜を形成し、そ
の酸化膜厚を変えることにより多結晶シリコン中
の不純物の偏析の程度を変え、同一の大きさの抵
抗体で、２種類以上の層抵抗値を有する抵抗体を
製造することができる。この製造方法によれば層
抵抗値が大きく異なる抵抗体も同一の大きさで形
成することができるという利点があり、半導体集
積回路装置の抵抗体の所要面積を大幅に減少さ
せ、集積度を向上させることができる。
分を含だ多結晶シリコン全体に不純物を添加して
おき、抵抗体となる部分に熱酸化膜を形成し、そ
の酸化膜厚を変えることにより多結晶シリコン中
の不純物の偏析の程度を変え、同一の大きさの抵
抗体で、２種類以上の層抵抗値を有する抵抗体を
製造することができる。この製造方法によれば層
抵抗値が大きく異なる抵抗体も同一の大きさで形
成することができるという利点があり、半導体集
積回路装置の抵抗体の所要面積を大幅に減少さ
せ、集積度を向上させることができる。
第１図〜第６図は本発明の実施例を説明するた
めの断面図である。ここで図中の符号は １……基板、２……フイールド絶縁膜、３……
多結晶シリコン膜、４……配線多結晶シリコン、
５，８，９，１０……抵抗体多結晶シリコン、
６，１２，１４……熱酸化膜、７，１１，１３…
…耐酸化物、である。
めの断面図である。ここで図中の符号は １……基板、２……フイールド絶縁膜、３……
多結晶シリコン膜、４……配線多結晶シリコン、
５，８，９，１０……抵抗体多結晶シリコン、
６，１２，１４……熱酸化膜、７，１１，１３…
…耐酸化物、である。
Claims (1)
- １ 絶縁膜を介して半導体基板上に一定濃度の不
純物を含む複数個の多結晶シリコンのパターンを
形成する工程と、前記多結晶シリコンの表面を異
なる厚さだけ酸化することにより層抵抗値の異な
る２種類以上の抵抗体を形成する工程を含むこと
を特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557478A JPS5552252A (en) | 1978-10-11 | 1978-10-11 | Semiconductor integrated circuit device and manufacturing of them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557478A JPS5552252A (en) | 1978-10-11 | 1978-10-11 | Semiconductor integrated circuit device and manufacturing of them |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5552252A JPS5552252A (en) | 1980-04-16 |
| JPS6236396B2 true JPS6236396B2 (ja) | 1987-08-06 |
Family
ID=14913543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12557478A Granted JPS5552252A (en) | 1978-10-11 | 1978-10-11 | Semiconductor integrated circuit device and manufacturing of them |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5552252A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629662A (ja) * | 1985-07-06 | 1987-01-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3404064B2 (ja) | 1993-03-09 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US9704944B2 (en) * | 2013-02-28 | 2017-07-11 | Texas Instruments Deutschland Gmbh | Three precision resistors of different sheet resistance at same level |
-
1978
- 1978-10-11 JP JP12557478A patent/JPS5552252A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5552252A (en) | 1980-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS6236396B2 (ja) | ||
| JPS60208855A (ja) | 異なるドーピングを有する半導体領域を同時に製造する方法 | |
| JPS6022502B2 (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPS63152164A (ja) | 半導体装置 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JP2989831B2 (ja) | 半導体装置の製造方法 | |
| JPH0563143A (ja) | 抵抗形成方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JP2771999B2 (ja) | 半導体装置の製造方法 | |
| JPH05315333A (ja) | 半導体装置の製造方法 | |
| JPH02248068A (ja) | 半導体装置の製造方法 | |
| CA1170783A (en) | Method for making an integrated injection logic structure including a self-aligned base contact | |
| JPS61248547A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS60145650A (ja) | 薄膜半導体装置の製法 | |
| JPS60124845A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPS6018144B2 (ja) | 半導体装置の製造方法 | |
| JPS628540A (ja) | 半導体装置の製造方法 | |
| JPS61174649A (ja) | 半導体装置 |