JPS623978B2 - - Google Patents
Info
- Publication number
- JPS623978B2 JPS623978B2 JP55114181A JP11418180A JPS623978B2 JP S623978 B2 JPS623978 B2 JP S623978B2 JP 55114181 A JP55114181 A JP 55114181A JP 11418180 A JP11418180 A JP 11418180A JP S623978 B2 JPS623978 B2 JP S623978B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- bonding
- semiconductor
- tape carrier
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置用テープキヤリヤーと半
導体素子との接続方法に関する。
導体素子との接続方法に関する。
これまでのテープキヤリヤーを使つた半導体装
置は、テープキヤリヤーに形成されているリード
群があらかじめ半導体装置の電極に相対応する位
置にリード部が配置されるように設計し、一括し
て熱圧着接合法又はウエルド法等で接合して製造
していた。この熱圧着接合又はウエルド接合（ギ
ヤングボンド）はテープキヤリヤーのリードと、
半導体素子電極の位置合せをした後、ヒーターチ
ツプを押し付けて行うが、この際のリードと電極
の位置合せはそれらの相対位置を近づけて行つて
いた。又、テープキヤリヤーを使つた半導体装置
製造では半導体ウエハーはワツクス等を使つて基
板に貼付けた後、ダイシングして、個々のペレツ
トに分割しており、該貼付状態のままギヤングボ
ンドしていたが一枚の半導体ウエハー中には、複
数の不良ペレツトがランダムに含まれているので
良品のペレツトのみ選択しながら製造していた。
従つて不良ペレツトを基板上に残すことになつて
いたのでギヤングボンデイング済み半導体ペレツ
トが、不良ペレツト部を通過する際は、該不良ペ
レツトにぶつからないようにボンデイング済みテ
ープキヤリヤーを送らなければならなかつた。こ
れはボンデイング終了時にウエハー貼付基板自体
を半導体素子ペレツト厚以上の高さ分低めにした
状態で、テープ送りを行えばボンデイング済み半
導体素子と貼付ペレツトとの衝突は避けられる。
このような機能を有するギヤングボンダーは一般
に実用化されている。しかしながらギヤングボン
デイングする場合はボンデイングをしようとする
半導体装置の電極とテープキヤリヤーリードとの
位置合せをそれらが互に近接するようにして行う
為、隣接のボンデイング済みテープキヤリヤーの
半導体素子ペレツトの下面が、ボンデイングしよ
うとする半導体ペレツトの近辺の貼付ペレツト面
に衝突し、該ペレツト面が触れた半導体素子ペレ
ツトは表面の微細な配線層が傷を受け、不良とな
る欠点があつた。これを避ける為に、リードと半
導体ペレツト間隔をあけると位置合せが不正確に
なりボンデイング不良が出るのでこの対処法は使
用不可であり、又テープキヤリヤーのガイドをあ
らかじめＬ字状に曲げておくと、リードの長さが
正常な位置からずれてしまうので、やはりリード
と半導体ペレツト電極位置が、合わない欠点が生
ずる。
置は、テープキヤリヤーに形成されているリード
群があらかじめ半導体装置の電極に相対応する位
置にリード部が配置されるように設計し、一括し
て熱圧着接合法又はウエルド法等で接合して製造
していた。この熱圧着接合又はウエルド接合（ギ
ヤングボンド）はテープキヤリヤーのリードと、
半導体素子電極の位置合せをした後、ヒーターチ
ツプを押し付けて行うが、この際のリードと電極
の位置合せはそれらの相対位置を近づけて行つて
いた。又、テープキヤリヤーを使つた半導体装置
製造では半導体ウエハーはワツクス等を使つて基
板に貼付けた後、ダイシングして、個々のペレツ
トに分割しており、該貼付状態のままギヤングボ
ンドしていたが一枚の半導体ウエハー中には、複
数の不良ペレツトがランダムに含まれているので
良品のペレツトのみ選択しながら製造していた。
従つて不良ペレツトを基板上に残すことになつて
いたのでギヤングボンデイング済み半導体ペレツ
トが、不良ペレツト部を通過する際は、該不良ペ
レツトにぶつからないようにボンデイング済みテ
ープキヤリヤーを送らなければならなかつた。こ
れはボンデイング終了時にウエハー貼付基板自体
を半導体素子ペレツト厚以上の高さ分低めにした
状態で、テープ送りを行えばボンデイング済み半
導体素子と貼付ペレツトとの衝突は避けられる。
このような機能を有するギヤングボンダーは一般
に実用化されている。しかしながらギヤングボン
デイングする場合はボンデイングをしようとする
半導体装置の電極とテープキヤリヤーリードとの
位置合せをそれらが互に近接するようにして行う
為、隣接のボンデイング済みテープキヤリヤーの
半導体素子ペレツトの下面が、ボンデイングしよ
うとする半導体ペレツトの近辺の貼付ペレツト面
に衝突し、該ペレツト面が触れた半導体素子ペレ
ツトは表面の微細な配線層が傷を受け、不良とな
る欠点があつた。これを避ける為に、リードと半
導体ペレツト間隔をあけると位置合せが不正確に
なりボンデイング不良が出るのでこの対処法は使
用不可であり、又テープキヤリヤーのガイドをあ
らかじめＬ字状に曲げておくと、リードの長さが
正常な位置からずれてしまうので、やはりリード
と半導体ペレツト電極位置が、合わない欠点が生
ずる。
本発明の目的は、有効な半導体装置用テープキ
ヤリヤーを用いて上記欠点を除去した半導体装置
用テープキヤリヤーと半導体素子との接続方法を
提供することである。
ヤリヤーを用いて上記欠点を除去した半導体装置
用テープキヤリヤーと半導体素子との接続方法を
提供することである。
本発明の特徴は、一つの半導体素子に接続する
ためのリード群を一組とする複数の該組が、所定
の間隔をおいて配列されてなる半導体装置用テー
プキヤリヤーの該リード群にそれぞれ半導体素子
をギヤングボンデイングにより接続する方法にお
いて、ガイド形状により１つの半導体素子とギヤ
ングボンデイングをおこなう該テープの部分は水
平を保ち、該テープに設けられた複数本がたがい
に平行に延在せるスリツトおよび該ガイド形状に
よりギヤングボンデイングを完了した部分は上方
向を向くようにした半導体装置用テープキヤリヤ
ーと半導体素子との接続方法である。
ためのリード群を一組とする複数の該組が、所定
の間隔をおいて配列されてなる半導体装置用テー
プキヤリヤーの該リード群にそれぞれ半導体素子
をギヤングボンデイングにより接続する方法にお
いて、ガイド形状により１つの半導体素子とギヤ
ングボンデイングをおこなう該テープの部分は水
平を保ち、該テープに設けられた複数本がたがい
に平行に延在せるスリツトおよび該ガイド形状に
よりギヤングボンデイングを完了した部分は上方
向を向くようにした半導体装置用テープキヤリヤ
ーと半導体素子との接続方法である。
次に図面を用いて本発明を説明する。第１図は
従来使用していたテープキヤリヤーの平面図であ
る。同図において、１は絶縁テープ、２はインナ
ーリード、３は送り孔、４はテープに設けられた
開孔を示している。第２図は従来使用していた金
属テープキヤリヤーの平面図である。同図におい
て５は金属テープ部を示している。第３図および
第４図は本発明に用いられるテープキヤリヤーの
実施例の平面図である。第３図、第４図で第１
図、第２図と同じ機能の個所は同じ符号で示して
ある。本発明は可屈折性の素材、例えばポリエス
テル、ポリイミド、ポリエチレン、ガラスエポキ
シ等の絶縁シートやアルミニウム、鉄、ニツケ
ル、銅、金やこれらをメツキした金属シートをテ
ープキヤリヤーテープとしたものは容易に適用出
来る。第３図では各リード群間の中央境界部に複
数本（２本）のスリツト開孔部１０がたがいに平
行に延在して、テープキヤリヤーの長尺方向とほ
ぼ直角をなして設けられている。第４図では巾方
向の中央部には１本のスリツト開孔部９であるが
その両端側には複数本（３本）のスリツト開孔部
１１がたがいに平行に延在して、テープキヤリヤ
ーの長尺方向とほぼ直角をなして設けられてい
る。本発明ではスリツト開孔部が存在するため、
しかも複数本平行して存在するためにテープキヤ
リヤーのリード群は個々のリード単位毎に、該ス
リツト開孔部で容易に屈折する特性を持つ。この
為、テープキヤリヤーのガイドの形状に従つて、
容易に屈折するので、ガイド形状を、テープキヤ
リヤードの単位毎に微小角屈折させておき、ギヤ
ングボンデイング部は平面で、ギヤングボンドが
終了した部分は、一定仰角を有するようにしてお
けばよい。これによりギヤングボンド時に、テー
プキヤリヤーリードと接続すべき半導体素子の位
置合せ及びボンデイング際中の隣接半導体ペレツ
トと接続済み半導体ペレツトが衝突することはな
く安定したギヤングボンデイングが可能となる。
このようなスリツト開孔部は、たとえば120ミク
ロン厚35mm巾のポリイミド絶縁テープ上にインナ
ーリード用の開孔部を設ける段階でプレス加工に
より150ミクロン巾、20mm長の複数本のスリツト
を前記インナーリード用開孔部間中央に設けた後
に、35ミクロン厚の銅箔を貼り付け、前記開孔内
にインナーリード、スリツト部は開孔になるよう
にホトレジスト処理エツチング加工を施して形成
することができる。このようにして、スリツトを
ポリイミドテープ上に形成したものはスリツト部
の屈折が容易で、テープの屈折による歪応力はイ
ンナーリードに殆んど負荷されないので、テープ
屈折によるインナーリードのずれも生せず、半導
体ペレツト電極との位置合せも極めて容易とな
る。又４図の銅板のみのテープキヤリヤーの場合
も同様にそのスリツトを形成することもできる
し、又は各リードの形成的に設けることもでき
る。
従来使用していたテープキヤリヤーの平面図であ
る。同図において、１は絶縁テープ、２はインナ
ーリード、３は送り孔、４はテープに設けられた
開孔を示している。第２図は従来使用していた金
属テープキヤリヤーの平面図である。同図におい
て５は金属テープ部を示している。第３図および
第４図は本発明に用いられるテープキヤリヤーの
実施例の平面図である。第３図、第４図で第１
図、第２図と同じ機能の個所は同じ符号で示して
ある。本発明は可屈折性の素材、例えばポリエス
テル、ポリイミド、ポリエチレン、ガラスエポキ
シ等の絶縁シートやアルミニウム、鉄、ニツケ
ル、銅、金やこれらをメツキした金属シートをテ
ープキヤリヤーテープとしたものは容易に適用出
来る。第３図では各リード群間の中央境界部に複
数本（２本）のスリツト開孔部１０がたがいに平
行に延在して、テープキヤリヤーの長尺方向とほ
ぼ直角をなして設けられている。第４図では巾方
向の中央部には１本のスリツト開孔部９であるが
その両端側には複数本（３本）のスリツト開孔部
１１がたがいに平行に延在して、テープキヤリヤ
ーの長尺方向とほぼ直角をなして設けられてい
る。本発明ではスリツト開孔部が存在するため、
しかも複数本平行して存在するためにテープキヤ
リヤーのリード群は個々のリード単位毎に、該ス
リツト開孔部で容易に屈折する特性を持つ。この
為、テープキヤリヤーのガイドの形状に従つて、
容易に屈折するので、ガイド形状を、テープキヤ
リヤードの単位毎に微小角屈折させておき、ギヤ
ングボンデイング部は平面で、ギヤングボンドが
終了した部分は、一定仰角を有するようにしてお
けばよい。これによりギヤングボンド時に、テー
プキヤリヤーリードと接続すべき半導体素子の位
置合せ及びボンデイング際中の隣接半導体ペレツ
トと接続済み半導体ペレツトが衝突することはな
く安定したギヤングボンデイングが可能となる。
このようなスリツト開孔部は、たとえば120ミク
ロン厚35mm巾のポリイミド絶縁テープ上にインナ
ーリード用の開孔部を設ける段階でプレス加工に
より150ミクロン巾、20mm長の複数本のスリツト
を前記インナーリード用開孔部間中央に設けた後
に、35ミクロン厚の銅箔を貼り付け、前記開孔内
にインナーリード、スリツト部は開孔になるよう
にホトレジスト処理エツチング加工を施して形成
することができる。このようにして、スリツトを
ポリイミドテープ上に形成したものはスリツト部
の屈折が容易で、テープの屈折による歪応力はイ
ンナーリードに殆んど負荷されないので、テープ
屈折によるインナーリードのずれも生せず、半導
体ペレツト電極との位置合せも極めて容易とな
る。又４図の銅板のみのテープキヤリヤーの場合
も同様にそのスリツトを形成することもできる
し、又は各リードの形成的に設けることもでき
る。
第１図および第２図はそれぞれ従来技術に用い
られるテープキヤリヤーを示す平面図である。第
３図および第４図はそれぞれ本発明の実施例に用
いるテープキヤリヤーの平面図である。 尚、図において、１……絶縁テープ、２……イ
ンナーリード、３……送り孔、４……インナーリ
ード用開孔、５……金属テープ、６，７，７′，
８，９，１０，１１……スリツト。
られるテープキヤリヤーを示す平面図である。第
３図および第４図はそれぞれ本発明の実施例に用
いるテープキヤリヤーの平面図である。 尚、図において、１……絶縁テープ、２……イ
ンナーリード、３……送り孔、４……インナーリ
ード用開孔、５……金属テープ、６，７，７′，
８，９，１０，１１……スリツト。
Claims (1)
- １ 一つの半導体素子に接続するためのリード群
を一組とする複数の該組が、所定の間隔をおいて
配列されてなる半導体装置用テープキヤリヤーの
該リード群にそれぞれ半導体素子をギヤングボン
デイングにより接続する方法において、ガイド形
状により１つの半導体素子とギヤングボンデイン
グをおこなう該テープの部分は水平を保ち、該テ
ープに設けられた複数本がたがいに平行に延在せ
るスリツトおよび該ガイド形状によりギヤングボ
ンデイングを完了した部分は上方向を向くように
したことを特徴とする半導体装置用テープキヤリ
ヤーと半導体素子との接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11418180A JPS5737866A (en) | 1980-08-20 | 1980-08-20 | Tape carrier for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11418180A JPS5737866A (en) | 1980-08-20 | 1980-08-20 | Tape carrier for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5737866A JPS5737866A (en) | 1982-03-02 |
| JPS623978B2 true JPS623978B2 (ja) | 1987-01-28 |
Family
ID=14631214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11418180A Granted JPS5737866A (en) | 1980-08-20 | 1980-08-20 | Tape carrier for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5737866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020017071A1 (ja) | 2018-07-18 | 2020-01-23 | 株式会社アスカネット | 立体像結像装置の製造方法及び立体像結像装置 |
| US11402654B2 (en) | 2017-06-01 | 2022-08-02 | Asukanet Company, Ltd. | Method for manufacturing stereoscopic image forming device, and stereoscopic image forming device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721992A (en) * | 1986-06-26 | 1988-01-26 | National Semiconductor Corporation | Hinge tape |
| JPH0754813B2 (ja) * | 1986-08-29 | 1995-06-07 | 株式会社東芝 | フイルムキヤリア基板 |
| JP2755229B2 (ja) * | 1995-10-06 | 1998-05-20 | セイコーエプソン株式会社 | 電子回路基板部品 |
-
1980
- 1980-08-20 JP JP11418180A patent/JPS5737866A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11402654B2 (en) | 2017-06-01 | 2022-08-02 | Asukanet Company, Ltd. | Method for manufacturing stereoscopic image forming device, and stereoscopic image forming device |
| WO2020017071A1 (ja) | 2018-07-18 | 2020-01-23 | 株式会社アスカネット | 立体像結像装置の製造方法及び立体像結像装置 |
| KR20210028698A (ko) | 2018-07-18 | 2021-03-12 | 가부시키가이샤 아스카넷토 | 입체상 결상 장치의 제조 방법 및 입체상 결상 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5737866A (en) | 1982-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4994411A (en) | Process of producing semiconductor device | |
| US4875618A (en) | Wire stacked bonding method | |
| US6081035A (en) | Microelectronic bond ribbon design | |
| US20070108574A1 (en) | Chip stack package and manufacturing method thereof | |
| US7198979B2 (en) | Method for manufacturing a stack arrangement of a memory module | |
| JPS623978B2 (ja) | ||
| US20110097848A1 (en) | Method for Connecting a Die Assembly to a Substrate in an Integrated Circuit and a Semiconductor Device Comprising a Die Assembly | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JP3184014B2 (ja) | 半導体装置 | |
| US6080604A (en) | Semiconductor device having tab-leads and a fabrication method thereof | |
| JP2674501B2 (ja) | シングル・ポイント・ボンディング方法 | |
| JPH0214779B2 (ja) | ||
| JPS6161705B2 (ja) | ||
| JP3297262B2 (ja) | Ｔａｂテープ及び半導体装置 | |
| JPS625340B2 (ja) | ||
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JP2624212B2 (ja) | Ｔａｂテープ | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JP2888036B2 (ja) | 半導体装置の製造方法 | |
| JPS6133647Y2 (ja) | ||
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPS6343897B2 (ja) | ||
| JPH07273154A (ja) | 半導体装置 |