JPS623989B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、新しい動作機構を有し、電流非飽
和特性および電流飽和特性を示すトランジスタに
関するものである。

従来、低電力、低価格の集積回路用トランジス
タとしては、表面チヤネル形MOSトランジスタ
が用いられて来た。しかしながら、動作の高速
化、高集化を計るためには寸法の微細化とチヤネ
ル長の短縮が要求されるのに対し、この装置にお
いては短チヤネル効果が著しくなるために微細化
しにくいという欠点があつた。また、キヤリア移
動度が大きくないために、相互コンダクタンス
（gm）を大きくするためにはチヤネル幅を大きく
せざるを得ず、素子面積の増大が避けられなかつ
た。

これに対し、最近提案された埋め込みチヤネル
型MOSトランジスタは、バルク、チヤネルを用
いているために従来の反転層型MOSトランジス
タよりは大きなgmが得られ、また短チヤネル効
果が少ないために微細化が計れるが、電流飽和形
であることから、なお十分に大きなチヤネル電流
とgmとを得ることはできなかつた。

このような欠点を解消するものとして、従来第
１図に示すような静電誘導型トランジスタ
（SIT）が開発されている。同図において、例え
ばｎ形の高比抵抗半導体基板１に、該基板１と同
一の導電形（ｎ形）を有する高不純物濃度領域で
あるドレイン２、該基板１と異なる導電形（Ｐ
形）の高不純物濃度領域であるゲート３、該基板
１と同一導電形（ｎ形）の高不純物濃度領域であ
るソース４が設けられている。５は絶縁層、また
６，７，８はそれぞれ例えば金属によつて構成さ
れたソース電極、ゲート電極、ドレイン電極であ
る。

この装置を動作させる方法の第１として、ドレ
イン２とソース４との間に負電圧Ｖ_Dsを印加し、
ゲート３とソース４との間に負電圧Ｖ_Gsを印加し
た場合、第２図ａに示すように非飽和特性が得ら
れ、第２の方法としてドレイン２とソース４との
間、ゲート３とソース４との間に正電圧Ｖ_Ds，Ｖ
_Gsを印加した場合には、同図ｂに示すように飽和
電流特性が得られる。

しかしながら印加できる電圧が、前者において
はＶ_Gs＜Ｖ_Ds＜Ｏ、後者の場合はＶ_Ds＞Ｖ_Gs＞０
の範囲に限定されるため、任意の動作の回路を構
成し難い。

また、装置が縦形構造であることから、集積回
路を構成する場合には、ドレイン共通回路を除い
て一般にドレイン端子をソース端子側に独立に取
り出す必要がある。そのためには縦形バイポーラ
トランジスタの構造に見られるような高不純物濃
度埋め込み層（ｎ形）を設けると共に、この埋め
込み層とドレイン電極とを結ぶ高不純物濃度領域
を設けなければならないが、このことは、素子分
離方法を含めて製造工程の増加と複雑化を招くと
共に、素子の直列抵抗を増加させるという欠点が
あつた。

この発明の目的は、電流飽和特性のみならず非
飽和特性をも示し、かつ広い動作電圧領域を有す
ると共に、横形構造で集積回路の構成が容易な絶
縁ゲート型トランジスタを提供することにある。

このような目的を達成するために、この発明に
よる絶縁ゲート型トランジスタは、絶縁物層上に
第１導電形の能動層および該能動層を挾んで第１
導電形のカソード領域、第２導電形のアノード領
域を並設し、該能動層の厚みをデバイ長の３倍未
満とし、かつ絶縁ゲート構造としたものである。
以下、図面を用いてこの発明による絶縁ゲート型
トランジスタを詳細に説明する。

第３図は、この発明による絶縁ゲート型トラン
ジスタの一実施例を示す断面図である。同図にお
いて、半導体基板９の上に絶縁物層１０が設けら
れ、この絶縁物層１０の上に、ｎ形半導体の能動
層１１、該能動層１１の一端にｎ形高不純物濃度
を有するカソード領域１２、他端にｐ形高不純物
濃度を有するアノード領域１３が形成されてい
る。また能動層１１の上にはゲート絶縁膜１４を
介して半導体によつて構成されたゲート電極１５
が設けられ、カソード領域１２、アノード領域１
３の上にはそれぞれカソード電極１６、アノード
電極１７が設けられている。該能動層１１の厚み
tcは、この能動層１１を構成するｎ形半導体に固
有のデバイ長Ｌ_DEの３倍未満の値を有している。
この場合のデバイ長Ｌ_DEは、いわゆる外因性デバ
イ長であり、 によつて表わされる。ここでε_sは半導体の誘電
率であり、シリコンの場合には1.17×8.85×10^-14
（Ｆ／cm）、ｋはボルツマン定数で1.38×10^-23
（Ｊ／Ｋ）、Ｔは絶対温度（〓）、ｑは単位電荷量
で1.6×10^-19(C)、Ｎ_Dは不純物を含む半導体のキ
ヤリア濃度で、室温（300〓）付近では不純物濃
度にほぼ等しい値をとるものである。以下、上記
構成を有する絶縁ゲート型トランジスタの動作を
詳細に説明する。

〔A〕(i) 先ず、アノード、カソード間電圧Ｖ_AK
を正とした場合に、第４図ａに示すようにゲ
ート・カソード間電圧Ｖ_GKを負とすると、能
動層１１の内部は殆んど空乏化され、該能動
層１１とゲート絶縁膜１４との界面に正孔に
よる反転層が形成される。一方Ｖ_AK＞０であ
るために、この反転層を通じてアノード領域
１３から能動層１１へ、能動層１１からカソ
ード領域１２へと正孔が注入される。同時
に、界面近傍でカソード領域１２から能動層
１１へ、能動層１１からアノード領域１３へ
と電子が注入される。従つて、アノード電流
Ｉ_AKは第５図ａイにＶ_GK＝−１（Ｖ）の場合
を示すように、Ｖ_AKが増加するに伴つて飽和
することなく増大する。また、Ｖ_GKを正電圧
とした場合には、第４図ｂに示すように電子
が能動層１１の内部全体に過剰に蓄積され
る。この時、全能動層１１の電子の濃度を
ｎ、真性半導体のキヤリア濃度をniとして、
低注入水準での能動層１１の内部における正
孔濃度ｐは、近似的にｐ＝ni²／ｎで与えら
れる。従つて、第５図ａのロ，ハ，ニに示す
ようにＶ_GKが０（Ｖ）から１（Ｖ）、２
（Ｖ）と増大するに伴い、ｎが増大して能動
層１１の内部における電子のフエルミ・ポテ
ンシヤルが増大する結果、ｐ−ｎ接合のビル
ト・イン・ポテンシヤルが実効的に増加し、
アノード電流Ｉ_AKは減少する。

(ii) 次に、アノード・カソード間電圧Ｖ_AKを負
とし、ゲート・カソード間電圧Ｖ_GKを負とし
た場合、先ず、Ｖ_GK＜Ｖ_AK＜０の場合には、
第４図Ｃに示すように能動層１１のゲート絶
縁膜１４との界面領域全体に、正孔による反
転層が形成される。この時、Ｖ_AK＜０である
ためにカソード領域１２と該正孔の反転層と
は逆バイアスとなるが、反転層の正孔濃度が
高いためにカソード層１２と能動層１１との
間にトンネル電流もしくはアバランシエ電流
の性質を有するアノード電流Ｉ_AKが流れる。
このＩ_AKは｜Ｖ_AK｜の増大と共に増大する。
また、｜Ｖ_GK｜が増大すると、反転層内の正
孔濃度が増大するためにＩ_AKはやはり増大す
る。また、Ｖ_AK＜Ｖ_GK＜０の場合には、能動
層１１とゲート絶縁膜１４との界面のうちア
ノード領域１３の側のある個所で、Ｖ_GKによ
る反転層束縛電界よりもＶ_AKによる電界の方
が強くなり、第４図ｄに示すように反転層が
消滅するピンチオフ現象が生ずる。この場
合、反転消滅点をピンチオフ点、またピンチ
オフが起こるアノード電圧をピンチオフ電圧
Ｖ_Pと呼ぶ。このピンチオフによつてピンチ
オフ点とアノード領域１３との間の抵抗値は
高まり、反転層の抵抗値よりも十分に大きく
なる。このため、｜Ｖ_AK｜｜Ｖ_P｜となつ
た場合には｜Ｖ_AK｜を増大してももはやアノ
ード電流Ｉ_AKは殆んど増加せず、飽和する。
この様子を表わしたのが第５図ｂであり、
イ，ロ，ハはそれぞれＶ_GKが−１、−２、−３
（Ｖ）の場合の特性を示している。

一例として、デバイ長Ｌ_DE＝0.22（μｍ）
に対して能動層１１の厚みtcが0.26（μｍ）
である場合について実測した結果、Ｖ_AK＞
０、Ｖ_AK＜０の各条件下においてそれぞれ極
めて良好な電流非飽和特性、飽和特性が得ら
れた。

〔B〕 これに対し、能動層１１の厚みtc（0.62μ
ｍ）がデバイ長Ｌ_DE（0.19μｍ）よりもはるか
に大きい場合についてみると、 (i) Ｖ_AKを正に印加した場合、Ｖ_GKを負とする
と、正孔による反転層が形成され、〔Ａ〕(i)
に述べたと類似の構成によつて、Ｉ_AKはＶ_AK
の増大に伴つて指数関数的に増大すると共に
｜Ｖ_GK｜に比例して増大する結果、第６図ａ
に示すような特性が得られる。即ち、曲線
イ，ロ，ハはそれぞれＶ_GKが０、−１、−２
（Ｖ）の場合の特性を示している。他方、Ｖ_G
Ｋを正とした場合、電子の高密度蓄積領域が
能動層１１のゲート絶縁膜１４との界面から
3L_DE未満程度の範囲に限られ、全能動層１
１を覆うまでには至らないために、〔Ａ〕(i)
に述べたようなフエルミ・ポテンシヤル増大
の効果はなく、Ｖ_GKの増大と共に能動層１１
を通過できる電子数が増大することにより、
Ｉ_AKは増大する。Ｉ_AKはまた、Ｖ_AKの増加に
伴つて指数関数的に増大し、第６図ｂに示す
ような特性曲線が得られる。同図イ，ロ，ハ
はＶ_GKが０、１、２（Ｖ）の場合を示してい
る。

このように、tc≫Ｌ_DEである場合にも電流非飽
和特性が得られるが、Ｖ_GKを変化させてもその傾
斜が変化するのみで、Ｉ_AKが立ち上がる点は常に
変わらない。また、Ｖ_GK＞０でもＶ_GK＜０でもＶ
_GK＝０の場合よりも傾斜が小さくなることはな
い。従つて、任意のＩ_AKが得られる動作範囲は極
めて小さい。

これに対し、この発明による絶縁ゲート型トラ
ンジスタは、第５図ａに示すような電流非飽和特
性を有するため、Ｖ_GKの値を適当に選択すること
によつて任意のＶ_AKで任意のＩ_AKを得ることがで
きる。

このように第５図ａに示すような電流非飽和特
性が、能動層１１の厚みtcがデバイ長Ｌ_DEに対し
て３倍未満程度と余り大きくならない場合にのみ
得られるということについては、次のようなこと
が、ひとつの理論的根拠として考えられる。

先ず、第３図の絶縁ゲート型トランジスタが第
５図ａの特性を示すためには全能動層１１に電子
が過剰に蓄積されることが必要である。即ち、第
７図に示すように、能動層１１とゲート絶縁膜１
４との界面Ａのフラツド・バンド電圧Ｖ_FBよりも
大きいＶ_GKを印加した場合に、能動層１１の内部
の多数キヤリアである電子の濃度ｎ（ｘ）が、 ｎ（ｘ）＞Ｎ_D（０ｘtc） とならなければならない。

そこで、Ｖ_GE＞Ｖ_FBの時の能動層１１における
キヤリアの分布の深さｄを近似的に求めてみる。

先ず、このキヤリアの分布状態は第８図のよう
なモデルで示される。ここでｘ＝０は界面Ａを表
わす。先ず、ｎ（ｘ）は近似的に次のPoisson方
程式から導出することができる。

ｄ^２φ／ｄｘ^２＝ｑｎ（ｘ）／ε_ｓ…………
…(1) ここにφは半導体のフエルミ準位から計つたポ
テンシヤルとする。ｎ（ｘ）は次のように表わさ
れる。

ｎ（ｘ）＝Ｎ_D exp（ｑφ／ＫＴ） ……………(2) (1)、(2)式を連立し、次の境界条件を置いてｎ
（ｘ）を解く。

φ(d)＝０ φ（０）＝φ_s ｄφ／ｄｘ｜_x=d＝０ ここにφ_sはｘ＝0′（界面Ａ）での表面ポテン
シヤルである。ｎ（ｘ）は次式で示される。

ｎ（ｘ）＝Ｎ_D｛tan²〔ｘ／Ｌ_DE−Ｃ〕＋１｝ ＝tan^-1（√（_s）−１） 通常容易にφ_s≫kT／ｑ（0.026（Ｖ））とす
ることができるので、Ｃπ／２となる。従つ
て、ｎ(d)＝Ｎ_Dの条件を入れれば、ｄは次式で与
えられる。

ｄ＝π／２Ｌ_DE1.57L_DE 即ち、tc＜1.57L_DEである時、全能動層１１で
ｎ（ｘ）＞Ｎ_Dとなり、所望の要件が満たされるこ
とになる。

先に述べた通り、この結論は理論的な近似解で
あり、現実には他の諸条件の影響も加わり、pc
＜3L_DE程度であれば、所望の電流非飽和特性が
得られる。

第９図は、この発明による絶縁ゲート型トラン
ジスタの他の実施例を示す断面図および模式的平
面図ならびに動作機構の説明図であつて、第３図
と同一部分は同一記号を用いてその詳細説明を省
略してある。同図においては、絶縁物層１０の上
に、ｎ形半導体の能動層１１に隣接してｎ形高不
純物濃度を有する第１カソード領域１２ａおよび
ｐ形高不純物濃度を有する第２カソード領域１２
ｂが並設され、これら第１、第２カソード領域１
２ａ，１２ｂの上には、共通のカソード電極１６
が形成されている。

このような構成を有する絶縁ゲート型トランジ
スタにおいて、同図ｃに示すようにアノード電極
１７とカソード電極１６との間に正電圧Ｖ_AK、ゲ
ート電極１５とカソード電極１６との間に正電圧
Ｖ_GKを印加して動作させた場合、アノード領域１
３から能動層１１に注入された正孔が、ｐ形高不
純物濃度を有する第２カソード領域１２ｂによつ
て効率良く回収される。それに対応して、ｎ形高
不純物濃度を有する第１カソード領域１２ａから
能動層１１を経てアノード領域１３に電子が活発
に注入される。このため、カソード領域が能動層
１１と同じｎ形高不純物濃度領域のみによつて構
成れさていた第３図のものに比べ、能動層抵抗が
実効的に減少する結果となり、更に大きな電流を
流すことができる。

第１０図は、この発明による絶縁ゲート型トラ
ンジスタの更に他の実施例を示す断面図であり、
第３図と同一部分は同一記号を用いてその詳細説
明を省略してある。同図においては、能動層１１
の厚みが一定ではなく、アノード領域１３に接す
る側ではデバイ長Ｌ_DEの３倍未満であるが、カソ
ード領域１２に接する側はそれより十分に厚く形
成されている。この段差を有する能動層１１とア
ノード領域１３の側面とによつて構成される溝の
部分を含めて能動層１１の上にはゲート絶縁膜１
４が形成され、その上にゲート電極１５が設けら
れている。

このような構成を有する絶縁ゲート型トランジ
スタにおいて、前記溝の部分の能動層１１は、厚
みがデバイ長Ｌ_DEの３倍未満であることから、第
３図におけると同様に電流制御領域として有効に
動作する。従つて、アノード、カソード間および
ゲート・カソード間に共に正の電圧Ｖ_AK，Ｖ_GKを
印加した場合、第５図ａに示すような三極管類似
の電流非飽和特性が得られる。同時に該能動層１
１は、前記溝以外の部分においては十分な厚みに
形成されているため、第３図のものに比較して能
動層抵抗が下がり、大電流を流すことが可能とな
る。

以上説明したようにこの発明による絶縁ゲート
型トランジスタによれば、絶縁物層上に例えばｎ
形を有する能動層および該能動層を挾んで同じｎ
形を有するカソード領域、異なるｐ形を有するア
ノード領域を並設し、該能動層の厚みをデバイ長
の３倍未満に抑え、かつ該能動層上にゲート絶縁
膜を介してゲート電極を設けて絶縁ゲート構造と
したことにより、アノード・カソード間に印加さ
れる正電圧の増大に伴つてアノード電流が飽和す
ることなく増大するため、大きな電流値が得られ
る。またその際アノード・カソード間電圧とゲー
ト・カソード間電圧との間に相互制限関係がない
ため、広い動作領域が得られる。更に絶縁物上に
構成されるため素子間の分離が容易であり、また
横形構造であることにより平面的な寸法で主な素
子特性が決まるために設計し易く、集積回路の構
成が容易となる等の種々優れた効果を有する。勿
論、絶縁ゲート構造であることから、ゲートにお
けるキヤリア蓄積効果がないためスイツチング速
度が速いという効果をも有している。

【図面の簡単な説明】

第１図は従来の静電誘導型トランジスタを示す
断面図およびその略記号図、第２図は第１図の静
電誘導型トランジスタの電圧−電流特性図、第３
図はこの発明による絶縁ゲート型トランジスタの
一実施例を示す断面図およびその略記号図、第４
図は第３図の絶縁ゲート型トランジスタの動作機
構を説明する原理図、第５図はその電圧−電流特
性図、第６図は第３図の絶縁ゲート型トランジス
タの能動層の厚みをデバイ長の３倍以上にした素
子の電圧−電流特性図、第７図はこの発明による
絶縁ゲート型トランジスタの構造定数についての
理論的考察のための模式的断面図、第８図はその
キヤリア分布図、第９図はこの発明による絶縁ゲ
ート型トランジスタの他の実施例を示す断面図、
平面図および動作機構の説明図、第１０図はこの
発明による絶縁ゲート型トランジスタの更に他の
実施例を示す断面図である。 １０……絶縁物層、１１……能動層、１２……
カソード領域、１２ａ……第１カソード領域、１
２ｂ……第２カソード領域、１３……アノード領
域、１４……ゲート絶縁膜、１５……ゲート電
極、１６……カソード電極、１７……アノード電
極。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁物層上に第１導電形を有する半導体によ
   つて形成された能動層と、該能動層の一端部に第
   １導電形を有する高不純物濃度半導体によつて形
   成されたカソード領域と、該能動層の他端部に第
   ２導電形を有する高不純物濃度半導体によつて形
   成されたアノード領域と、該能動層上に形成され
   たゲート絶縁膜と、該ゲート絶縁膜上に形成され
   たゲート電極と、該カソード領域上に設けられた
   カソード電極と、該アノード領域上に設けられた
   アノード電極とを備え、前記能動層の少なくとも
   一部の厚みが該能動層を構成する半導体に固有の
   デバイ長の３倍未満であることを特徴とする絶縁
   ゲート型トランジスタ。 ２ 能動層の少なくとも一部の厚みがデバイ長の
   ２倍以下であることを特徴とする特許請求の範囲
   第１項記載の絶縁ゲート型トランジスタ。 ３ 能動層の少なくとも一部の厚みがデバイ長の
   1.57倍以下であることを特徴とする特許請求の範
   囲第１項記載の絶縁ゲート型トランジスタ。 ４ 能動層の少なくとも一部の厚みがデバイ長と
   同等以下であることを特徴とする特許請求の範囲
   第１項記載の絶縁ゲート型トランジスタ。 ５ カソード領域の能動層と接する部分の一部に
   第２導電形を有する高不純物濃度領域を含むこと
   を特徴とする特許請求の範囲第１項記載の絶縁ゲ
   ート型トランジスタ。 ６ デバイ長の３倍未満の厚みを有する部分以外
   の能動層が十分に大きな厚みを有していることを
   特徴とする特許請求の範囲第１項記載の絶縁ゲー
   ト型トランジスタ。