JPS6242354B2

JPS6242354B2 -

Info

Publication number: JPS6242354B2
Application number: JP57077126A
Authority: JP
Inventors: Hitoshi Suzuki; Shigeru Fujimura; Shinji Tokunaga
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1982-05-07
Filing date: 1982-05-07
Publication date: 1987-09-08
Also published as: JPS58194186A

Description

【発明の詳細な説明】本発明は必要な情報を記憶し且つ記憶した情報
を読み出すことのできる記憶装置を電子式計算機
や文章作成編集装置（ワードプロセツサ）等の機
器本体に着脱自在に構成してなる上記記憶装置に
関する。

電子式計算機等のパーソナルコンピユータ等に
おいては、必要な情報を記憶し且つ記憶している
情報を読み出すための外部記憶装置としては、通
常プロツピーデイスクや磁気バブル、磁気テープ
等が用いられている。このプロツピーデイスク等
の外部記憶装置は、そのまま取り外しても記憶内
容が失なわれないので、取扱いに関して非常に便
利である。しかし、機器自体を小型、軽量且つ省
力化するためには適していない。

本発明は上述の点に鑑み、取扱いに便利で且つ
小型化、軽量化、省力化に適した外部記憶装置を
提供するものである。本発明の外部記憶装置は、
CMＳ RAMにて構成しており、これを機器本
体に着脱自在に設ける。上記外部記憶装置（以下
メモリカセツトと記す）は、機器本体から抜き取
られてもその記憶内容が失なわれないようCM
Ｓ RAMを電池等によりバツクアツプする構成
である。電池等のバツクアツプ手段にてメモリ内
の内容を保存するものにおいては、その取り扱い
が非常にやつかいになる。

そこで本発明によれば、機器本体に装着された
まま、機器本体の電源が切られたり、機器本体の
電源が入れられたままメモリカセツトを抜き差し
ても記憶内容が失なわれないように保護対策がな
されており、その取扱いを簡単にしている。

以下、本発明のメモリカセツトをワードプロセ
ツサに適用させた場合を例示して本発明のメモリ
カセツトを詳細に説明する。本発明はワードプロ
セツサにて説明するが、これに限定されるもので
はなく、外部記憶装置として用いるものにおい
て、全てに実施できることは勿論である。

第１図は本発明のメモリカセツトを適用したワ
ードプロセツサの外観を示す斜視図である。図に
示す通りコンパクトでポータビリテイのあるワー
ドプロセツサを実現している。図中１は入力を行
うキーボード、２は入力された情報等を表示する
例えば液晶表示装置、３はハードコピーを行うプ
リンタ部本体、４は本発明にかかるメモリカセツ
ト５を着脱可能にするためのワードプロセツサ本
体に設けられた開口部である。キーボード１はワ
ードプロセツサ本体に折畳み自在に設けられてお
り、特に液晶表示装置２に対向させて折畳めば、
第２図に示す如くワードプロセツサをコンパクト
にできる。通常第２図に示す状態では、メモリカ
セツト５は取り除かれているが、装着状態のまま
キーボード１を折畳んだ場合に支障のないようメ
モリカセツト４と対応するキーボード１の部分に
も開口６を形成している。また、図に示すワード
プロセツサは、プリンタ３を内蔵しているが、該
プリンタを外して第３図に示す構成にしてもよ
く、これによりワードプロセツサをよりコンパク
トにできる。

第４図は第１図に示すワードプロセツサの全体
の回路構成を示すブロツク図である。図において
CPU１１はキーボード１より入力される文章情
報等を、プログラムメモリ７のプログラム１２に
従つて処理を実行し、例えば液晶表示装置２に表
示させると共に、文章用内部メモリ１３に入力さ
れた情報を記憶させる。また、入力された情報が
カナ漢字変換を行うものであれば、カナ漢字変換
用辞書１４を用いて漢字に変換させ、それを上記
表示装置２に表示させると同時に文章用内部メモ
リ１３へも記憶させる。更に、外部メモリ５への
情報の書き込み又は読み出しを、キーボード１よ
り入力される情報に応じ、メモリカセツトインタ
ーフエイス１５を介して処理を実行する。そし
て、文章用内部メモリ８の記憶内容をハードコピ
ーする場合、プリンタ３を駆動し、文章印字を行
わせる。CPU１１は以上の様な処理を、キーボ
ード１より入力される情報に応じ、プログラムメ
モリ７のプログラム１２に従つて実行し、文章作
成、編集を行う。

上記外部メモリ、つまりメモリカセツト５は第
４図に示す如く文章保存用のメモリ５_-1、語句登
録用メモリ５_-2、ユーザ等に適したカナ漢字変換
用メモリ５_-3等が考えられるが、これらに限定さ
れるものではない。例えば、ワードプロセツサ
は、プログラムメモリ１２に従つて、文章処理を
行うだけでなく、例えばパーソナルコンピユータ
としても利用できるように、メモリカセツト５に
そのプログラムを記憶させておいてもよい。各カ
セツトメモリ５は、夫々を変換して１個のみ使用
するものであつてもよいが、複数個を同時に装着
して使用されるのはいうまでもない。

本発明のメモリカセツト５、例えば文章を保存
するカセツトメモリ５_-1等においては、最低１〜
8Kバイトの記憶容量が必要である。この8Kバイ
ドの容量をもつCMＳ RAMであれば、バツク
アツプ用の電池を設けても、メモリカセツト５は
例えば60mm×80mm×10mm程度の大きさに十分収容
することができる。また機器本体内に収容される
メモリカセツトインターフエイスもフロツピーデ
イスクや磁気バブルのような大がかりなコントロ
ーラーは必要なく、後述する簡単なインターフエ
イスで実現することができる。又、消費電力も数
μＷ〜数ｍＷであり、本体の電池駆動も可能であ
る。さらにメモリーカセツトのスタンバイ電流は
数μＡ以下であり、小型のリチウム電池で10年間
程度の記憶が可能である。このようにメモリーカ
セツト５を用いることにより、従来フロツピーデ
イスク等を用いたワードプロセツサに比べ大巾に
小型、軽量、省電力化がはかれる。尚、他のメモ
リカセツト５_-2，５_-3についても同様のことがい
える。

上記文章保存用メモリカセツト５_-1は、一度作
成した文章を何度となく使用したい場合や、使用
する可能性があれば、文章作成後に文章用内部メ
モリ１３に記憶されている情報等が記憶される。
そして、必要時にメモリカセツト５_-1を挿入し、
その情報を文章用内部メモリ１３に入力する。こ
の情報を表示装置２に表示させて、文字の訂正及
び挿入等を行い正式な文章を作成編集する時に上
記文章保存用メモリカセツト５_-1が使用される。

又、語句登録用メモリカセツト５_-2は、ワード
プロセツサで文章を作成する際しばしば同一語句
や、同一の言いまわしが出てくるが、このような
場合長い語句や言いまわしを毎回入力するのは面
倒であることから、同一語句の入力を簡単化する
ために語句に簡単な見出しを付けて登録（記憶）
している。これにより、次からは見出しを入力す
るだけで、その語句を呼び出すために語句登録用
メモリカセツト５_-2が用いられる。たとえば「ワ
ードプロセツサ」に対して「WP」という見出し
を付ければ、次回からは「WP」を入力すること
により、「ワードプロセツサ」を呼び出すことが
できる。これらの登録した語句は一時的に使用す
るものもあるが、住所や、氏名、会社名などの固
有名詞や、あいさつなどの言いまわしは一文書の
一時的なものでなく、後でも使えれば便利であ
る。特にカナ漢字変換方式の日本語ワードプロセ
ツサでは、カナ文字を入力して単語辞書を参照し
ながら漢字に変換するものであるが、単語辞書に
載つていない語を入力する場合、音訓辞書で漢字
に一字ずつ変換する必要があり、手間がかかる。
このような場合上述したメモリカセツト５_-2によ
る語句登録、語句読び出し機能を用いて、カナ文
字を見出しとして漢字表記の語句を登録すれば、
次回からはカナ文字を入力するだけで、必要な漢
字表記を得ることができる。このような機能は一
般にユーザ辞書と呼ばれ、従来からあるが、従来
はこのように登録された語は内部の揮発性メモリ
ー（RAM）等に収容されるため、本体の電源を
切ると記憶内容が失なわれてしまつていた。又、
フロツピーデイスク等の外部メモリーに収容され
るものもあるが、装置が大きくなるだけでなく、
登録、呼び出し時に時間がかかるという問題もあ
つた。本発明のメモリーカセツト５を用いると、
装置の小型化がはかれるとともに、例えばCM
Ｓ RAMを用いているのでアクセス時間も実用
上全く問題ない。又カセツト５は着脱が可能であ
るので、ユーザによつて個人用の語句登録カセツ
トを用いることができる。又、用途によつて人名
用、社名用、住所用等の専用カセツトを作つて用
いることもできる利点がある。なお、文章保存用
メモリカセツト５_-1においても、登録時に見出し
を付けて登録しており、読み出し時は見出しを入
力するだけでよい。

次にカナ漢字変換用メモリカセツト５_-3につい
て説明する。カナ漢字変換方式日本語ワードプロ
セツサは、カナを入力して単語辞書を参照しなが
ら漢字に変換して文書を作成するもので変換用の
辞書１４が内蔵されている。通常内蔵されている
辞書１４は、基本語や日常語のみで、固有名詞や
専問用語は内蔵されていない。これらの辞書は使
用するユーザによつて広範囲にわたり、すべてを
カバーするような辞書を内蔵するとモリ容量が増
え、装置が大きくなり、コストも高くなる。又こ
れらの辞書をフロツピーデイスク等の外部記憶装
置に収容すると、装置が大きくなるばかりでな
く、検索に時間がかかる。本発明では上述のメモ
リカセツトインターフエイス１５に、メーカーか
ら供給されるＲＭ化された固有名詞や専問用語
辞書を挿入することにより、内部の変換用辞書１
４と同様に処理できるので、小型でかつ高速のワ
ードプロセツサが実現できる。

以上の様なメモリカセツト５をワードプロセツ
サに装着することで、文章の作成等をより簡単に
便利にでき且つ上記メモリカセツト５の変換によ
りワードプロセツサとして使用できるだけでな
く、パソコン的な利用も可能である。また、メモ
リカセツト５は、従来のフロツピーデイスク等に
比べ小型化できるため、メモリ自体の交換等の取
扱いが簡単に行うことができる。

続いて本発明のメモリカセツト５を着脱操作時
に、メモリ内の内容を失わないよう保護を行う、
本発明のインターフエイス部の構成を説明する。
第５図はインターフエイス部の回路構成を示す図
である。メモリカセツト５は、ワードプロセツサ
の本体側と接続するためのＶ_CST，１，
ADB，，，，DTB，
２，GND等の接続端子を有している。上
記Ｖ_CSTは本体側からメモリカセツト５へ供給す
る電源供給端子、GNDはグランド接続端子であ
る。

ADBはメモリカセツト５の記憶部内の読み出
し又は記憶部への書き込みにかかるアドレスバス
の接続端子、DTBはアドレスされたメモリカセ
ツト５の記憶部へ記憶（登録）させる情報又は記
憶部内に記憶され情報をCPU１１又は記憶部５
１へ伝達する双方向性のデータバスの接続端子、
または装着されているメモリカセツト５
を選択するセレクト信号供給にかかる接続端
子、はメモリカセツト５の記憶部に上記
DTBを介して供給されデータを書き込むための
書き込み信号の供給にかかる接続端子、
はメモリカセツト５の記憶部内の情報を
読み出す続み出し信号の供給用接続端子であ
る。更に、１と２はメモリカセツ
ト５が挿入されているか否かを検出するための信
号供給用の接続端子である。この接続端子
１と２は、夫々カセツト５の両端
に設ける理由は、カセツト５の確実なる挿入検知
を行うためである。メモリカセツト５側の
１と２とを接続し、本体側の
２をグランドに接続しており、１
をCPU１１のＳ端子に接続している。そこで、
１と２との接続が行われないと、
CPU１１のＳ端子は抵抗R₇を介してグランドレ
ベルに落ちず、CPU１１はメモリカセツト５と
のデータ伝送処理を実行しない。

つまり、一方の１又は２が浮い
ていれば、メモリカセツト５が斜めに挿入された
ことになり他の端子も浮いている可能が強く、上
記両者が接続されることは、中間部の各端子も確
実に接続されることになり、メモリカセツト５の
確実なる挿入が検知できる。

上記メモリカセツト５は情報記憶用の記憶部５
１、該記憶部５１の内容を保存させるバツクアツ
プ用の電池５２とを有している。記憶部５１は電
池５２の電源がダイオード５７を介してVcc電源
端子に供給されると共に、接続端子，
，に接続された、カセツト選択
（セレクト）、書き込み（ライト）及び読み出し
（リード）にかかる入力端子に、上記電池５２の
電源が抵抗Ｒ８，Ｒ９，Ｒ１０を介して供給さ
れ、スタンバイ状態に設定される。また、記憶部
５１は接続端子ADBより抵抗アレイ５３を介
し、アドレス情報がアドレスバス５４を通して入
力され、このアドレス情報に従つて、接続端子
DTBより抵抗アレイ５５を介し、データがアド
レスバス５６を通して入力又は出力される。

一方ワードプロセツサの本体側は、電源＋Vcc
（＋5V）を逆流防止ダイオード６０を介して接接
続端子Ｖ_CSTに接続されている。CPU１１はキー
ボード１にて入力された情報をアドレスデータに
変換しアドレスバス６１を通して、インターフエ
イス回路６２を介してADBへ出力する。また
CPU１１は記憶（登録）させるデータをデータ
バス６３を通しインターフエイス回路６４を介し
てDTBへ伝送するか、メモリカセツト５の記憶
部からの登録情報を読み出し、文章用内部メモリ
１３に伝達する。上記アドレスバス６１の一部の
情報は、デコーダ６５に入力され装着されたメモ
リカセツト５を選択する選択信号が出力され
る。この選択信号により上記インターフエイ
ス回路６２，６４を動作状態に設定している。ま
た選択信号は、ゲート回路６６の一方に供給
されている。上記ゲート回路６６はもう一方の入
力端子がグランドに接続されていることから、選
択信号が出力されれば、その信号をそのまま
出力する。

CPU１１は上述のアドレスデータ又は文章等
のデータの入出するだけでなく、発生したデータ
を記憶部５１に登録記憶させるための書き込み信
号及び記憶されたデータを読み出すための読
み出し信号出力しており、これらの信号を
夫々ゲート回路６７，６８に入力している。ゲー
ト回路６７，６８は、ゲート回路６６同様一方の
入力端子に選択信号が供給されていることか
ら、選択信号が出力されれば動作状態とな
り、書き込み信号、読み出し信号を出力
する。読み出し信号はインターフエイス回路
６４にも供給しており、インターフエイス回路６
４をメモリカセツト５の記憶部５１より読み出さ
れた情報をCPU１１側へ伝送する方向に開放す
る。また、読み出し信号が出力されなけれ
ば、インターフエイス回路６４は、データを記憶
部５１へ伝送する方向が開放され、データの伝送
方向が制御される。

上記ゲート回路６６，６７，６８の出力は、ト
ランジスタ７０，７１，７２のベース端子に供給
されている。トランジスタ７０，７１，７２はコ
レクタ端子を各接続端子，，
に接続され、エミツタ端子をグランドに
接続している。また符号６９は停電検出回路であ
り、ワードプロセツサ本体の電源のON、OFFを
検出するか、停電時を検出する回路である。停電
検出回路６９は抵抗Ｒ１，Ｒ２抵抗Ｒ３，Ｒ４、
抵抗Ｒ５，Ｒ６により分圧された電圧を各トラン
ジスタ７０，７１，７２のベースに供給してい
る。ゲート回路６６，６７，６８の出力が“Ｌ”
即ち、選択信号CEが出力されていなければ停電
検出回路６９より電流が供給されたとしても、ト
ランジスタ７０，７１，７２のベース電位がほぼ
グランドレベルになり、トランジスタ７０，７
１，７２はOFF状態となる。尚、ゲート回路６
６，６７，６８はオープンコレクタ出力のものを
用いており、“Ｈ”出力をカツトしている。つま
り、停電検出回路６９が停電又は電源電圧Vccの
低下を検出した場合、トランジスタのベースをグ
ランドレベル又は高インピーダンス状態にし、ゲ
ート回路６６，６７，６８の出力（“Ｈ”）にてト
ランジスタ７１，７２が動作するのを防止する。

上述のインターフエイス部の構成において、よ
り理解を深めるためにその作用を説明する。本回
路は本体側の電源のON−OFF状態にかかわら
ず、メモリカセツト５を抜き差ししても、あるい
はカセツト５が挿入されたまま本体側の電源を
ON−OFFしても記憶部５１の記憶内容が保護さ
れる回路構成である。ただし、メモリカセツト５
を読み出し（リード）または書き込み（ライト）
している最中にカセツト５の抜き差しをすると、
記憶内容は保障されないのでカセツトをロツクす
るか、抜き差しの可否を示すインジケータが設け
られている。つまり、リード又はライト状態の時
にトランジスタ７２又は７１が動作（ON）して
おり、これを用いてロツク機構を作用させ挿入さ
れているメモリカセツト５の引き抜きを防止する
か、ランプを点灯させリード又はライト中である
ことをユーザーに知らせる。

今、メモリカセツト５が本体より抜かれている
場合、CMＳ RAMから成る記憶部５１は、内
蔵された電池５２よりVccに記憶保持のための電
源電圧が供給される。この時、記憶部５１のセレ
クト、ライト、リードにかかる入力端子には、
夫々抵抗Ｒ８，Ｒ９，Ｒ１０を介して電池５２の
電源が加えられており、またアドレス入力端子、
データ入出力用端子は、抵抗アレイ５３，５５を
介してグランドに落されているので、記憶部５１
はスタンバイ状態にある。上記電池５２は、スタ
ンバイ電圧約2V、スタンバイ電流約１μＡ程度
で充分である。

これに対しワードプロセツサ本体側によれば、
カセツトが挿入されなければ、CPU１１のＳ端
子がグランドに接続されないため、CPU１１は
アドレス情報、登録データ等を導出せず、デコー
ダ６５を介してカセツトのセレクト信号を導
出しない。そのため、本体側の電源がONされて
いても、停電検出回路６９より、トランジスタ７
０，７１，７２のベースに動作電流が供給される
ものの、ゲート回路６６，６７，６８の出力が
“Ｌ”であることから、トランジスタ７０，７
１，７２はOFFの状態になり、接続端子
，，はオープン状態と
な
る。しかも、セレクト信号が出力されていな
いことから、インターフエイス回路６２，６４
（接続端子ADB，DTB）は、動作状態に設定され
ず、高インピーダンス状態となる。従つて、この
状態において、メモリーカセツト５を抜き差して
も、メモリカセツト５は、カセツト側の状態に維
持される。

次にメモリカセツト５を、ワードプロセツサ本
体に挿入すれば、各接続端子が接続される。ここ
で、ワードプロセツサ本体の電源をOFFにして
おれば、メモリカセツト５はスタンバイ状態のま
まで維持されている。接続端子Ｖ_CSTが接続され
ても、電池５２は、逆流防止ダイオード６０にて
本体側へ流れ込まない。そして、ワードプロセツ
サ本体の電源をONしても、セレクト信号等が出
力されなければ、上述の如く挿入されたメモリカ
セツト５は、カセツト側の状態に維持されたまま
である。ここで、メモリカセツト５が正しく挿入
され、接続端子Ｖ_CST，GNDが夫々接続される
と、本体側の電源Vccの方が、カセツト内の電池
５２から供給される電圧より高いので、以後の電
源は本体側より供給される。この時、メモリカセ
ツト５の記憶部５１のVcc端子には動作電圧＋5V
が供給され、ダイオード５７は電流が電池５２へ
逆流するのを防止している。メモリカセツト５が
挿入されると、コネクタの両端近辺に配置される
１，２を通じてCPU１１のＳ端子
がグランドレベルになり（カセツトが挿入されて
いない時Ｓ端子は抵抗Ｒ７を介して電源Vccにつ
られているので“Ｈ”になる。）カセツト５が挿
入されたことを検出できる。

上記CPU１１は、Ｓ端子がグランドに接続さ
れることで、メモリカセツト５とのデータ伝送を
可能にする。つまり、キーボード１にて入力され
る情報が、挿入されたメモリカセツト５より登録
されている文章等を読み出すためのものであれ
ば、CPU１１はプログラムメモリ１２のプログ
ラムに従つて、メモリカセツト５特に記憶部５１
に登録されている上記文章（データ）の記憶領域
を指定するアドレス情報をアドレスバス６１を通
して導出する。このアドレス情報の一部はデコー
ダ６５に送られ、カセツトを選択するセレクト信
号が出力される。このセレクト信号にて挿
入されているメモリカセツトの一つが選択され、
インターフエイス回路６２，６４は動作状態に設
定される。また、ゲート回路６６の出力が“Ｌ”
から“Ｈ”に反転し、トランジスタ７０がONメ
モリカセツト５の記憶部５１のセレクト端子にセ
レクト信号が供給される。つまり、記憶部５
１は、リード、ライト可能に設定される。そし
て、CPU１１より出力されたアドレス情報は、
インターフエイス回路６２を通り、メモリカセツ
ト５側のアドレスバス５４を経油して、記憶部５
１に供給される。この状態で、記憶部５１はアド
レス情報に対応する領域が指定されている。

次に、CPU１１が読み出すための指令つま
り、リード信号を出力すれば、トランジスタ
７２がONし、記憶部５１のリード端子にリード
信号が供給される。これにより、アドレス情
報にて指定された領域の文章（データ）が記憶部
５１より読み出され、データバス５６、抵抗アレ
イ５５を介して本体側へ供給される。この時、イ
ンターフエイス回路６４は、リード信号にて
図中右から左への信号伝送を可能にしており、読
み出された文章はCPU１１を介して例えば文章
用内部メモリ１３へ送られ記憶される。

また、文章又は語句記録等を行いたい場合、キ
ーボード１よりその情報（見出し等）が入力さ
れ、CPU１１は、見出しに従つてその登録領域
を指定するアドレス情報を出力し、デコーダ６５
は挿入されたカセツト５を選択する信号を出
力する。CPU１１は文章用内部メモリに記憶さ
れたデータ（文章又は語句等）を、データバス６
３へ導出し、また書き込むためのライト信号
を出力する。

一方メモリカセツト５側では、伝送されてくる
アドレス情報にて記憶部５１の記憶領域が指定さ
れ、ライト信号が供給されることで、データ
バス５６を介して伝送されるデータを、記憶部５
１の指定された領域に記憶する。

以上の様にて、データの書き込み又は読み出し
が実行される。ここで、リード又はライト中にカ
セツト５が引き抜かれると記憶部５１の記憶内容
は保障されないが、リード、ライト中にはトラン
ジスタ７１又は７２がONしているので、これに
よりメモリカセツト５の引き抜きを防止すればよ
い。

続いて、メモリカセツト５が挿入された状態
で、本体の電源がON−OFFされた場合のメモリ
カセツト内の記憶部５１の記憶内容が保護される
作用を説明する。本体側の電源がOFFされ電源
Vccの電圧が、下がつてくると、停電検出回路６
９が働き、その出力をグランド又は高インピーダ
ンス状態にする。これにより、ゲート回路６６，
６７，６８はオープンコレクター出力であるの
で、停電検出回路６９から、トランジスタ７０，
７１，７２のベースに電流を供給しなければ、上
記ゲート回路６６，６７，６８が“Ｈ”状態あつ
ても、トランジスタ７０，７１，７２はOFFと
なり、そその各出力，，

はオープン状態になる。従つてメモリカセツト５
側では抵抗Ｒ８，Ｒ９，Ｒ１０を介してセレク
ト、ライト、リード端子に例えば電池５２の電圧
が供給されているので記憶部５１はスタンバイ状
態になる。逆に本体側の電源がONされた時も電
源Vccが規定の電圧（5V）に達するまでは、停電
検出回路６９の出力はグランド又はオープン状態
であり、電源OFFの場合と同様メモリカセツト
５の記憶部５１はスタンバイ状態となる。そして
Vccが規定の電圧に達し、本体側のCPU１１やそ
の他回路素子が正常に動作し始めると、停電検出
回路６９の出力は抵抗Ｒ１，Ｒ３，Ｒ５を介して
電流を供給し始める。以後CPU１１の制御によ
つてメモリカセツト５のリード、ライトが可能と
なる。

以上説明した様に本発明にあつては、機器に対
し必要なデータの記憶又は読み出し可能な記憶部
をバツクアツプ用電池電源でその記憶データを保
持してなる記憶装置を、前記機器に対し着脱自在
に設けたものにおいて、前記記憶装置の、該記憶部が選択されたことを
示すセレクト信号端子と書き込み信号端子と読み
出し信号端子の夫々に、前記バツクアツプ用電池
電源及び機器への接続時に機器側電源から抵抗を
介して接続させて前記各端子に所定信号を印加し
てスタンバイ状態を設定する構成となすと共に、
機器側において記憶装置の機器への装着を検知し
上記記憶部と機器とのデータ伝送を可能にする検
知手段の前記検出に応答して出力されるセレクト
信号、書き込み信号、読み出し信号の各信号につ
いて夫々停電検出回路からの出力信号との論理積
をとつて上記記憶装置のセレクト信号端子、書き
込み信号端子及び読み出し信号端子に対して上記
スタンバイ状態を解除してセレクト信号、書き込
み信号、読み出し信号を夫々印加する制御回路を
備える構成であり、記憶装置の機器への抜き差し
時及び機器電源のOFF時を含む機器電源の停電
状態時には、該記憶装置のセレクト信号端子、書
き込み信号端子及び読み出し信号端子の夫々に、
バツクアツプ用電池電源又は機器側電源が必ず接
続されて所定信号が印加されたスタンバイ状態に
設定されるので、この抜き差し時に何等かの要因
で前記端子にノイズ等が入つたりしても記憶され
たデータの保護を確実に行なつており、そして前
記スタンバイ状態の解除は制御回路からの出力に
よつて記憶装置の機器への装着後のデータ伝送可
能な状態で行われるのでリード／ライト動作も装
置の安定した状態で行なうことができ、上記スタ
ンバイ状態の設定もバツクアツプ用電池電源機器
側電源を利用して各端子に所定電圧の信号を印加
するという簡単な構成で行なつているという特徴
を有する。

【図面の簡単な説明】

第１図は本発明における着脱自在な記憶装置を
用いてなるワードプロセツサの外観を示す斜視
図、第２図は第１図のワードプロセツサを折り畳
んだ状態を示す斜視図、第３図はワードプロセツ
サの他の実施例を示す斜視図、第４図はワードプ
ロセツサの概略構成を示すブロツク図、第５図は
本発明における記憶装置（メモリカセツト）と着
脱部のインターフエイス回路の一具体例を示す回
路構成図である。１：キーボード、２：表示装置、３：プリン
タ、４：開口部、５：メモリカセツト、５１：記
憶部、５２：電池、１１CPU、６５：カセツト
選択にかかるデコーダ、６６，６７，６８：ゲー
ト回路、６９：停電検出回路、７０，７１，７
２：トランジスタ、１，２：カセ
ツト挿入検知にかかる接続端子、，
，：記憶部の書き込み読み出等
にかかる接続端子。

Claims

【特許請求の範囲】

１機器に対し必要なデータの記憶又は読み出し
可能な記憶部をバツクアツプ用電池電源でその記
憶データを保持してなる記憶装置を、前記機器に
対し着脱自在に設けたものにおいて、前記記憶装
置の、該記憶部が選択されたことを示すセレクト
信号端子と書き込み信号端子と読み出し信号端子
の夫々に、前記バツクアツプ用電池電源及び機器
への接続時に機器側電源から抵抗を介して接続さ
せて前記各端子に所定信号を印加してスタンバイ
状態を設定する構成となすと共に、機器側におい
て記憶装置の機器への装着を検知し上記記憶部と
機器とのデータ伝送を可能にする検知手段の前記
検出に応答して出力されるセレクト信号、書き込
み信号、読み出し信号の各信号について夫々停電
検出回路からの出力信号との論理積をとつて上記
記憶装置のセレクト信号端子、書き込み信号端子
及び読み出し信号端子に対して上記スタンバイ状
態を解除してセレクト信号、書き込み信号、読み
出し信号を夫々印加する制御回路を備えてなる着
脱可能な記憶装置。