JPS6246896B2 - - Google Patents
Info
- Publication number
- JPS6246896B2 JPS6246896B2 JP56200918A JP20091881A JPS6246896B2 JP S6246896 B2 JPS6246896 B2 JP S6246896B2 JP 56200918 A JP56200918 A JP 56200918A JP 20091881 A JP20091881 A JP 20091881A JP S6246896 B2 JPS6246896 B2 JP S6246896B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- switching
- switching control
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、デユープレツクスシステムにおける
周辺制御装置や周辺装置の切替制御をする切替制
御装置に関し、特に切替制御装置の試験を容易に
するための改良に関する。
周辺制御装置や周辺装置の切替制御をする切替制
御装置に関し、特に切替制御装置の試験を容易に
するための改良に関する。
従来、デユープレツクスシステムの切替制御装
置は、第１および第２の中央処理装置に接続され
ていて、第１および第２の中央処理装置に接続さ
れている周辺切替装置の切替装置の切替制御に際
し、切替スイツチの状態遷移を２台の中央処理装
置に報告する。このため該切替制御装置の試験を
行なうときにも上述と同様に２台の中央処理装置
に報告するから、切替制御装置の試験プログラム
は、２台の中央処理装置上で実行され、相互に同
期をとりながら試験を進めていく必要がある。従
つて、切替制御装置の試験プログラムは、２台の
中央処理装置間の同期規制を行なうために、論理
が複雑となり多くのステツプ数を必要とし、試験
プログラムの開発工数が大幅に増加するという欠
点がある。
置は、第１および第２の中央処理装置に接続され
ていて、第１および第２の中央処理装置に接続さ
れている周辺切替装置の切替装置の切替制御に際
し、切替スイツチの状態遷移を２台の中央処理装
置に報告する。このため該切替制御装置の試験を
行なうときにも上述と同様に２台の中央処理装置
に報告するから、切替制御装置の試験プログラム
は、２台の中央処理装置上で実行され、相互に同
期をとりながら試験を進めていく必要がある。従
つて、切替制御装置の試験プログラムは、２台の
中央処理装置間の同期規制を行なうために、論理
が複雑となり多くのステツプ数を必要とし、試験
プログラムの開発工数が大幅に増加するという欠
点がある。
本発明の目的は、上述の従来の欠点を解決し、
試験時には、指令を発した中央処理装置のみに処
理結果を報告することにより、１台のみの中央処
理装置上の１つのプログラムによつて試験を行な
うことが可能な切替制御装置を提供することにあ
る。
試験時には、指令を発した中央処理装置のみに処
理結果を報告することにより、１台のみの中央処
理装置上の１つのプログラムによつて試験を行な
うことが可能な切替制御装置を提供することにあ
る。
本発明の切替制御装置は、第一と第二の中央処
理装置にスイツチを介して共通に接続された周辺
装置を上記中央処理装置の一方からの制御指令に
よりその接続の切替制御を行い、その切替制御後
の接続状態を上記中央処理装置の他方に報告する
切替制御装置において、 出力が試験モードの切替制御指令を発した中央
処理装置に送出される構成の情報送送出先決定部
を備え、この情報送出先決定部には、通常モード
では開かれ試験モード時に閉じられる第一のゲー
トと、通常モードでは閉じられ試験モード時には
開かれる第二のゲートとを含むことを特徴とす
る。
理装置にスイツチを介して共通に接続された周辺
装置を上記中央処理装置の一方からの制御指令に
よりその接続の切替制御を行い、その切替制御後
の接続状態を上記中央処理装置の他方に報告する
切替制御装置において、 出力が試験モードの切替制御指令を発した中央
処理装置に送出される構成の情報送送出先決定部
を備え、この情報送出先決定部には、通常モード
では開かれ試験モード時に閉じられる第一のゲー
トと、通常モードでは閉じられ試験モード時には
開かれる第二のゲートとを含むことを特徴とす
る。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
図は、本発明の一実施例を示す論理回路図であ
る。すなわち、本実施例の切替制御装置１は、第
１および第２の中央処理装置２および３に接続さ
れ、第１の中央処理装置２又は第２の中央処理装
置３からの指令により、周辺切替装置４を制御し
て、周辺装置５，６を切替え接続させる。切替制
御装置１は、指令実行部１１、情報送出先決定部
１２，１３，出力データドライバ１４，１５を備
えている。指令実行部１１は、第１の中央処理装
置とバスケーブル２１によつて接続され、第２の
中央処理装置３とはバスケーブル３１によつて接
続され、それぞれの中央処理装置からの切替指令
により周辺切替装置４の切替制御を実行しスイツ
チ制御部４１に切替指示を出し、スイツチ制御部
４１からの実行結果報告を受けると、制御命令の
終了報告および注意報告として出力する。終了報
告は、終了報告線１１１および出力データドライ
バ１４を介して前記バスケーブル２１に送出さ
れ、終了報告線１１２および出力データドライバ
１５を介してバスケーブル３１に送出される。注
意報告は、注意報告線１１３又は１１４に送出さ
れる。
る。すなわち、本実施例の切替制御装置１は、第
１および第２の中央処理装置２および３に接続さ
れ、第１の中央処理装置２又は第２の中央処理装
置３からの指令により、周辺切替装置４を制御し
て、周辺装置５，６を切替え接続させる。切替制
御装置１は、指令実行部１１、情報送出先決定部
１２，１３，出力データドライバ１４，１５を備
えている。指令実行部１１は、第１の中央処理装
置とバスケーブル２１によつて接続され、第２の
中央処理装置３とはバスケーブル３１によつて接
続され、それぞれの中央処理装置からの切替指令
により周辺切替装置４の切替制御を実行しスイツ
チ制御部４１に切替指示を出し、スイツチ制御部
４１からの実行結果報告を受けると、制御命令の
終了報告および注意報告として出力する。終了報
告は、終了報告線１１１および出力データドライ
バ１４を介して前記バスケーブル２１に送出さ
れ、終了報告線１１２および出力データドライバ
１５を介してバスケーブル３１に送出される。注
意報告は、注意報告線１１３又は１１４に送出さ
れる。
注意報告線１１３はアンドゲート１２４および
１２５の入力に接続し、アンドゲート１２４およ
び１２５のもう一方の入力には、それぞれフリツ
プフロツプ１２１の正出力および否定出力が接続
されている。フリツプフロツプ１２１は指令実行
部１１によつてトリガされ、その正出力は通常モ
ードにおいては論理“１”であり、試験モードに
おいては論理“０”である。本実施例において
は、アンドゲート１２４が平常時開かれ試験モー
ド時に閉じられる第１のゲートであり、アンドゲ
ート１２５は、平常時閉じられ試験モード時に開
らかれる第２のゲートである。すなわち、アンド
ゲート１２４，１２５およびフリツプフロツプ１
２１で情報送出先決定部を構成し、アンドゲート
１２４の出力信号は出力データドライバー１５を
介してバスケーブル３１に送出され、アンドゲー
ト１２５の出力は、出力データドライバ１４を介
してバスケーブル２１に送出される。アンドゲー
ト１３４，１３５，フリツプフロツプ１３１も同
様に情報送出先決定部１３を構成し、アンドゲー
ト１３４（第１のゲート）の出力はドライバ１４
を介してバスケーブル２１に、アンドゲート１３
５（第２のゲート）の出力はドライバ１５を介し
てバスケーブル３１に送出される。
１２５の入力に接続し、アンドゲート１２４およ
び１２５のもう一方の入力には、それぞれフリツ
プフロツプ１２１の正出力および否定出力が接続
されている。フリツプフロツプ１２１は指令実行
部１１によつてトリガされ、その正出力は通常モ
ードにおいては論理“１”であり、試験モードに
おいては論理“０”である。本実施例において
は、アンドゲート１２４が平常時開かれ試験モー
ド時に閉じられる第１のゲートであり、アンドゲ
ート１２５は、平常時閉じられ試験モード時に開
らかれる第２のゲートである。すなわち、アンド
ゲート１２４，１２５およびフリツプフロツプ１
２１で情報送出先決定部を構成し、アンドゲート
１２４の出力信号は出力データドライバー１５を
介してバスケーブル３１に送出され、アンドゲー
ト１２５の出力は、出力データドライバ１４を介
してバスケーブル２１に送出される。アンドゲー
ト１３４，１３５，フリツプフロツプ１３１も同
様に情報送出先決定部１３を構成し、アンドゲー
ト１３４（第１のゲート）の出力はドライバ１４
を介してバスケーブル２１に、アンドゲート１３
５（第２のゲート）の出力はドライバ１５を介し
てバスケーブル３１に送出される。
次に、本実施例の動作について説明する。通常
モードにおいて例えば第１の中央制御装置２から
周辺切替装置４を切替えるための切替指令は、バ
スケーブル２１を介して指令実行部１１に与えら
れる。これにより、指令実行部１１はスイツチ制
御部４１に対してスイツチ切替指示を出す。スイ
ツチ制御部４１は、指示に従つてスイツチ４２を
切替えて実行結果を指令実行部１１に報告する。
指令実行部１１は、上記報告を受けると、終了報
告線１１１に終了報告を出力し、出力データドラ
イバ１４およびバスケーブル２１を介して第１の
中央処理装置２へ終了報告を行なう。次に、注意
報告信号を注意報告線１１３に送出し、アンドゲ
ート１２４を通じ、出力ドライバ１５およびバス
ケーブル３１を介して第２の中央処理装置３へ送
り、切替スイツチの接続状態を知らせる。以上の
動作は、従来の切替制御回路の動作と同様であ
る。
モードにおいて例えば第１の中央制御装置２から
周辺切替装置４を切替えるための切替指令は、バ
スケーブル２１を介して指令実行部１１に与えら
れる。これにより、指令実行部１１はスイツチ制
御部４１に対してスイツチ切替指示を出す。スイ
ツチ制御部４１は、指示に従つてスイツチ４２を
切替えて実行結果を指令実行部１１に報告する。
指令実行部１１は、上記報告を受けると、終了報
告線１１１に終了報告を出力し、出力データドラ
イバ１４およびバスケーブル２１を介して第１の
中央処理装置２へ終了報告を行なう。次に、注意
報告信号を注意報告線１１３に送出し、アンドゲ
ート１２４を通じ、出力ドライバ１５およびバス
ケーブル３１を介して第２の中央処理装置３へ送
り、切替スイツチの接続状態を知らせる。以上の
動作は、従来の切替制御回路の動作と同様であ
る。
次に、第１の中央処理装置２が切替制御装置の
試験プログラムを実行する場合は、第１の中央処
理装置２から試験モード移入指令がバスケーブル
２１に出力されると、指令実行部１１はフリツプ
フロツプ１２１をトリガしてその出力論理を
“０”にする。従つて、アンドゲート１２４が閉
じ、アンドゲート１２５は開かれる。このときフ
リツプフロツプ１３１は通常モード時と同じ状態
で、その出力論理は“１”のままである。次に、
第１の中央処理装置２から切替指令が発せられる
と、指令実行部１１は指令を実行し、制御指令の
終了を意味する終了報告を終了報告線１１１に送
出し、出力データドライバ１４およびバスケーブ
ル２１を介して第１の中央処理装置へ終了報告を
する。次に注意報告線１１３に注意報告を送出
し、アンドゲート１２５、出力データドライバ１
４およびバスケーブル２１を介して第１の中央処
理装置２へ注意報告を行なう。第１の中央処理装
置２は、これによつて、実行結果のスイツチの状
態等が確認可能であり、切替制御の良否をチエツ
クすることができる。一方、今、アンドゲート１
２４は閉じられているから、前記注意報告は第２
の中央処理装置３へは送られない。
試験プログラムを実行する場合は、第１の中央処
理装置２から試験モード移入指令がバスケーブル
２１に出力されると、指令実行部１１はフリツプ
フロツプ１２１をトリガしてその出力論理を
“０”にする。従つて、アンドゲート１２４が閉
じ、アンドゲート１２５は開かれる。このときフ
リツプフロツプ１３１は通常モード時と同じ状態
で、その出力論理は“１”のままである。次に、
第１の中央処理装置２から切替指令が発せられる
と、指令実行部１１は指令を実行し、制御指令の
終了を意味する終了報告を終了報告線１１１に送
出し、出力データドライバ１４およびバスケーブ
ル２１を介して第１の中央処理装置へ終了報告を
する。次に注意報告線１１３に注意報告を送出
し、アンドゲート１２５、出力データドライバ１
４およびバスケーブル２１を介して第１の中央処
理装置２へ注意報告を行なう。第１の中央処理装
置２は、これによつて、実行結果のスイツチの状
態等が確認可能であり、切替制御の良否をチエツ
クすることができる。一方、今、アンドゲート１
２４は閉じられているから、前記注意報告は第２
の中央処理装置３へは送られない。
第２の中央処理装置３から切替制御装置１を試
験するときは、上述と同様に、フリツプフロツプ
１３１を試験モードに設定して、アンドゲート１
３４を閉じ、アンドゲート１３５を開く。このと
きは、終了報告および注意報告はすべて第２の中
央処理装置へ送られ、第１の中央処理装置へは何
も報告されない。
験するときは、上述と同様に、フリツプフロツプ
１３１を試験モードに設定して、アンドゲート１
３４を閉じ、アンドゲート１３５を開く。このと
きは、終了報告および注意報告はすべて第２の中
央処理装置へ送られ、第１の中央処理装置へは何
も報告されない。
以上のように、本発明においては、通常モード
と試験モードで切替えられる第１および第２のゲ
ートを備えて、試験モード時においては、試験モ
ード移入指令を発した中央処理装置に対してのみ
終了報告および注意報告を行なうように構成した
から、１台の中央処理装置のみを用いて本切替制
御装置の試験を行なうことが可能である。このた
め、試験プログラムの論理が単純になり、試験プ
ログラムの開発工数を減少させることができる効
果を有する。
と試験モードで切替えられる第１および第２のゲ
ートを備えて、試験モード時においては、試験モ
ード移入指令を発した中央処理装置に対してのみ
終了報告および注意報告を行なうように構成した
から、１台の中央処理装置のみを用いて本切替制
御装置の試験を行なうことが可能である。このた
め、試験プログラムの論理が単純になり、試験プ
ログラムの開発工数を減少させることができる効
果を有する。
図は本発明の一実施例を示す論理回路図であ
る。 図において、１……切替制御装置、２……第１
の中央処理装置、３……第２の中央処理装置、４
……周辺切替装置、５，６……周辺装置、１２，
１３……情報送出先決定部、１４，１５……出力
データドライバ、２１，３１……バスケーブル、
１１１，１１２……終了報告線、１１３，１１４
……注意報告線、１２１，１３１……フリツプフ
ロツプ、１２４，１２５，１３４，１３５……ア
ンドゲート。
る。 図において、１……切替制御装置、２……第１
の中央処理装置、３……第２の中央処理装置、４
……周辺切替装置、５，６……周辺装置、１２，
１３……情報送出先決定部、１４，１５……出力
データドライバ、２１，３１……バスケーブル、
１１１，１１２……終了報告線、１１３，１１４
……注意報告線、１２１，１３１……フリツプフ
ロツプ、１２４，１２５，１３４，１３５……ア
ンドゲート。
Claims (1)
- 【特許請求の範囲】 １ 第一と第二の中央処理装置にスイツチを介し
て共通に接続された周辺装置を上記中央処理装置
の一方からの制御指令によりその接続の切替制御
を行い、 その切替制御後の接続状態を上記両中央処理装
置の他方に報告する 切替制御装置において、 出力が試験モードの切替制御指令を発した中央
処理装置に送出される構成の情報送出先決定部１
２，１３を備え、 この情報送出先決定部には、 通常モードでは開かれ試験モード時に閉じられ
る第一のゲート１２４，１３４と、 通常モードでは閉じられ試験モード時には開か
れる第二のゲート１２５，１３５と を含むことを特徴とする切替制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200918A JPS58103058A (ja) | 1981-12-15 | 1981-12-15 | 切替制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56200918A JPS58103058A (ja) | 1981-12-15 | 1981-12-15 | 切替制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103058A JPS58103058A (ja) | 1983-06-18 |
| JPS6246896B2 true JPS6246896B2 (ja) | 1987-10-05 |
Family
ID=16432433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200918A Granted JPS58103058A (ja) | 1981-12-15 | 1981-12-15 | 切替制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103058A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852263B2 (ja) * | 1981-07-31 | 1983-11-21 | 沖電気工業株式会社 | プロセッサバス接続方式 |
-
1981
- 1981-12-15 JP JP56200918A patent/JPS58103058A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103058A (ja) | 1983-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113911169A (zh) | 一种快速切换执行表示层的计算机联锁系统及其切换方法 | |
| JPS6246896B2 (ja) | ||
| JPH0825697B2 (ja) | エレベ−タの制御信号伝送装置 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JP2504865B2 (ja) | バス選択動作試験方式 | |
| JPS63245735A (ja) | デ−タ処理装置 | |
| JPH08166815A (ja) | プラント監視制御システム | |
| JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
| JPS60691B2 (ja) | 電子計算機システムの電源制御方式 | |
| JPS6315625B2 (ja) | ||
| JPS6218067B2 (ja) | ||
| JPH0363098B2 (ja) | ||
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPS6074062A (ja) | 入出力装置診断方式 | |
| JPS6027054B2 (ja) | 入出力制御方式 | |
| JPH09261858A (ja) | コンピュータの電源オン／オフ制御方式 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPS61273044A (ja) | デ−タ伝送装置 | |
| JPS59103121A (ja) | 情報処理装置 | |
| JPH06274445A (ja) | バスアダプタ切り換え方式 | |
| JPH0364895B2 (ja) | ||
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPS5975311A (ja) | リレ−動作自動点検装置 | |
| JPS60233739A (ja) | クロツク制御装置 | |
| JPH01236345A (ja) | シングルチップマイクロコンピュータ |