Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6248263B2 - - Google Patents
[go: Go Back, main page]

JPS6248263B2 - - Google Patents

Info

Publication number
JPS6248263B2
JPS6248263B2 JP56213662A JP21366281A JPS6248263B2 JP S6248263 B2 JPS6248263 B2 JP S6248263B2 JP 56213662 A JP56213662 A JP 56213662A JP 21366281 A JP21366281 A JP 21366281A JP S6248263 B2 JPS6248263 B2 JP S6248263B2
Authority
JP
Japan
Prior art keywords
processing system
time
routine
sub
polling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56213662A
Other languages
Japanese (ja)
Other versions
JPS58115573A (en
Inventor
Toshiharu Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213662A priority Critical patent/JPS58115573A/en
Publication of JPS58115573A publication Critical patent/JPS58115573A/en
Publication of JPS6248263B2 publication Critical patent/JPS6248263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 (イ) 発明の技術分野 本発明はデータ処理システムに関し、特に主処
理システムと副処理システムが結合され、主処理
システムが定期的に発生する特定命令を副処理シ
ステムが監視することにより主処理システムの動
作を確認するよう構成されるとともに、副処理シ
ステムが主処理システムの各部の状態情報を収集
するためのポーリング・ルーチンを実行するよう
構成されたデータ処理システムに関する。
[Detailed Description of the Invention] (a) Technical Field of the Invention The present invention relates to a data processing system, and in particular, a main processing system and a sub-processing system are combined, and the sub-processing system executes specific commands generated periodically by the main processing system. The present invention relates to a data processing system configured to monitor the operation of a main processing system, and in which a subprocessing system is configured to execute a polling routine to collect status information of various parts of the main processing system.

(ロ) 技術の背景 最近のデータ処理システムにおいては、従来の
処理装置にもうけられていたコンソール機能を、
専用のプロセツサを有する副処理システムによつ
て置換える方式が多用されている。この副処理シ
ステムは一般にサービスプロセツサ(SVP)等と
称されており、主処理装置を診断する機能等が強
化されている。そして、その1つの方法として、
主処理装置の正常性のチエツクを行なうために、
主処理装置のオペレーテイング・システム
(OS)が定期的にある診断命令(例えば、セツ
ト・インターバル命令)を発出し、この命令のイ
ンターバル時間を副処理システム側で監視する方
法が採用されている。
(b) Background of the technology In recent data processing systems, the console function that was provided in conventional processing equipment has been
A method of replacing the processor with a sub-processing system having a dedicated processor is often used. This sub-processing system is generally called a service processor (SVP) or the like, and has enhanced functions such as diagnosing the main processing unit. And one way to do that is
To check the health of the main processing unit,
A method has been adopted in which the operating system (OS) of the main processing unit periodically issues a certain diagnostic command (for example, a set interval command), and the sub-processing system side monitors the interval time of this command.

(ハ) 従来技術と問題点 従来、上記した監視方法を実行する場合、副処
理システム側にもうけられたLSI時計(年,月,
日,時,分,秒,…を刻時するもの)を利用し
て、時間監視を行なうようにしていたが、行らか
の原因でこのLSI時計が故障した場合、主処理シ
ステムの監視は不可能となつてしまうという欠点
があつた。他の方法として、副処理システムが主
処理システムの各部の状態情報を収集するための
ポーリング・ルーチンを実行するよう構成されて
いる場合、このポーリング・ルーチンの周期を利
用して時間監視を行なうことが考えられる。とこ
ろが、ポーリング・ルーチンは、定常的な仕事
(主プロセツサの状態表示等)の外に、非定常的
な仕事(OSI/Oとしての処理等)を行なうため
に、その周期は必ずしも一定の時間ではない。な
お、OSI/Oとは、OSからみて副処理システム
がI/Oとして処理され、例えばシステム・コン
ソールとして動作するような場合の状態を示して
いる。
(c) Prior art and problems Conventionally, when executing the above monitoring method, an LSI clock (year, month,
(days, hours, minutes, seconds, etc.) was used to monitor the time, but if this LSI clock malfunctioned for some reason, the main processing system would no longer be monitored. The drawback was that it became impossible. Alternatively, if the sub-processing system is configured to execute a polling routine to collect status information of various parts of the main processing system, the period of this polling routine can be used to perform time monitoring. is possible. However, in addition to regular work (displaying the status of the main processor, etc.), the polling routine also performs non-regular work (processing as OSI/O, etc.), so its cycle is not necessarily a constant time. do not have. Note that OSI/O indicates a state in which a subprocessing system is processed as an I/O from the OS's perspective, and operates, for example, as a system console.

(ニ) 発明の目的 本発明は上記問題点を解決し、極力、LSI時計
の使用を避け、ほぼ一定の監視時間を安定して得
られるようにすることを目的としている。
(d) Purpose of the Invention The present invention aims to solve the above-mentioned problems, avoid the use of LSI clocks as much as possible, and stably obtain a nearly constant monitoring time.

(ホ) 発明の構成 該目的は主処理システムのOSが定期的に発出
する特定命令を副処理システムが監視することに
より該主処理システムのOSの動作を確認すると
ともに該副処理システムが主処理システムのOS
の各部の状態情報を収集するためのポーリングル
ーチンを該副処理システム内で実行するシステム
において、該副処理システム内に、該ポーリン
グ・ルーチンの平均処理周期の測定を指示する時
間測定指示手段と、該時間測定指示手段により時
間測定が指示されているとき、測定開始の時刻
T1をLSi時計から記録するとともに所定回数Xだ
けポーリング・ルーチンが実行された時点の時刻
T2をLSi時計から記録しM=T−T/Xをポーリン グ・ルーチンの平均処理周期として時間測定手段
で求め、しかる後、該LSi時計が故障したとき
は、該時間値Mに適当な値を乗じた値を基にOS
管理ルーチンが該主処理システムのOSの発出す
る特定命令を監視することを特徴とするデータ処
理システムにより達成される。
(E) Structure of the Invention The purpose is to confirm the operation of the OS of the main processing system by having the sub-processing system monitor specific commands periodically issued by the OS of the main processing system, and to enable the sub-processing system to System OS
In a system in which a polling routine for collecting status information of each part of the sub-processing system is executed within the sub-processing system, time measurement instructing means for instructing the sub-processing system to measure an average processing cycle of the polling routine; When time measurement is instructed by the time measurement instruction means, the measurement start time
The time at which T 1 is recorded from the LSi clock and the polling routine is executed a predetermined number of times
T 2 is recorded from the LSi clock and M=T 2 - T 1 /X is determined by the time measuring means as the average processing period of the polling routine. After that, when the LSi clock fails, the time value M is set appropriately. OS based on the value multiplied by
This is achieved by a data processing system characterized in that a management routine monitors specific instructions issued by the OS of the main processing system.

(ヘ) 発明の実施例 第1図は実施例のデータ処理システムの構成を
示す図、第2図は実施例における処理フローを示
す図、第3図は実施例の副処理システム内にもう
けられる各種レジスタ類を示す図である。
(F) Embodiment of the invention FIG. 1 is a diagram showing the configuration of a data processing system according to the embodiment, FIG. 2 is a diagram showing the processing flow in the embodiment, and FIG. 3 is a diagram showing the processing flow in the embodiment. FIG. 3 is a diagram showing various registers.

第1図において、1は処理システム、2は副処
理システム、3は主中央処理装置(CPU)、4は
主記憶装置、5はチヤネル装置、6と7は結合回
路、8は副中央処理装置、9は副記憶装置、10
はLSI時計である。
In FIG. 1, 1 is a processing system, 2 is a sub-processing system, 3 is a main central processing unit (CPU), 4 is a main storage device, 5 is a channel device, 6 and 7 are coupling circuits, and 8 is a sub-central processing unit. , 9 is a secondary storage device, 10
is an LSI clock.

第2図において、20はポーリング・ルーチ
ン、21は時間測定指示ルーチン、22は時間測
定ルーチン、23は定常的ルーチン、24はOS
監視ルーチン、25はOSI/Oルーチン等の非定
常的ルーチンである。
In FIG. 2, 20 is a polling routine, 21 is a time measurement instruction routine, 22 is a time measurement routine, 23 is a regular routine, and 24 is an OS
A monitoring routine 25 is a non-regular routine such as an OSI/O routine.

なお、本発明の実施例は、フアームウエアで構
成されているために、その動作態様は、第2図に
示す処理フローによつて後述する。
Note that since the embodiment of the present invention is constituted by firmware, its operation mode will be described later with reference to the processing flow shown in FIG.

次に、第3図において、2は副処理システム、
11は測定モードフラグ、12はポーリング回数
指定値保持レジスタ、13はポーリング回数カウ
ンタ、14は開始時間記録レジスタ、15は測定
終了時間記録レジスタである。
Next, in FIG. 3, 2 is a sub-processing system;
11 is a measurement mode flag, 12 is a polling number designated value holding register, 13 is a polling number counter, 14 is a start time recording register, and 15 is a measurement end time recording register.

以下、実施例の動作を説明する。 The operation of the embodiment will be explained below.

まず、ポーリングルーチン20への割込み等の
方法により時間測定指示ルーチン21が起動さ
れ、測定モードフラグ11をオンとするととも
に、ポーリング回数カウンタ13の値を“0”に
初期設定する(N=0)。そしてポーリング回数
指定値保持レジスタ12に所要の値Xを設定す
る。
First, the time measurement instruction routine 21 is activated by a method such as interrupting the polling routine 20, turns on the measurement mode flag 11, and initializes the value of the polling number counter 13 to "0" (N=0). . Then, a required value X is set in the polling count designation value holding register 12.

この後、ポーリング・ルーチン20が測定モー
ドフラグ11を判定するステツプにおいて、当該
フラグがオンであれば、時間測定ルーチン22に
移行し、ポーリング回数カウンタ13の値(N)
を判定する。最初の段階ではN=0であるため、
そのときのLSI時計10の表示時刻(T1)を開始
時間記録レジスタ14にセツトする。そして、ポ
ーリング回数カウンタ13の値を+1する。次
に、ポーリング回数カウンタ13の内容(N)と
ポーリング回数指定値保持レジスタ12の内容
(X)との比較を行なう。最初の段階ではN≠X
であるため、そのまま再び元のポーリング・ルー
チン20へ戻る。
After this, in the step where the polling routine 20 determines the measurement mode flag 11, if the flag is on, the process moves to the time measurement routine 22, and the value (N) of the polling number counter 13 is
Determine. Since N=0 at the first stage,
The displayed time (T 1 ) of the LSI clock 10 at that time is set in the start time recording register 14. Then, the value of the polling number counter 13 is incremented by 1. Next, the content (N) of the polling number counter 13 and the content (X) of the polling number designation value holding register 12 are compared. In the first stage, N≠X
Therefore, the process returns to the original polling routine 20 again.

以後、ポーリング・ルーチン20が測定モード
フラグ11を判定するステツプに入るたびに、時
間測定ルーチン22に移行する。2回目以降は、
N≠0であるため、直ちに、ポーリング回数カウ
ンタ13の値(N)を+1するステツプを実行
し、さらに、+1されたポーリング回数カウンタ
13の値(N)とポーリング回数指定値レジスタ
12の内容(X)との比較動作を行なう。N≠X
である限り、上記動作が繰返し実行される。
Thereafter, each time the polling routine 20 enters a step for determining the measurement mode flag 11, the process shifts to the time measurement routine 22. From the second time onwards,
Since N≠0, the step of incrementing the value (N) of the polling number counter 13 by 1 is immediately executed, and the value (N) of the polling number counter 13 that has been increased by 1 and the contents of the polling number designation value register 12 ( Perform a comparison operation with X). N≠X
As long as , the above operation is repeatedly executed.

そして、ある時点において、ポーリング回数カ
ウンタ13の値(N)とポーリング回数指定レジ
スタ12の内容(X)とが一致したとき、そのと
きのLSI時計10の表示時刻(T2)が測定終了時
間記録レジタ15にセツトされる。このようにし
て、開始時刻(T1)、終了時刻(T2)が求められ
ると、M=T−T/Xの計算が行なわれ、求められ たポーリング平均時間Mが図示しない所定のレジ
スタにセツトされる。その後測定モードフラグ1
1はオフとされ、以降のポーリング・ルーチン2
0においては、時間測定ルーチン22への移行は
行なわれない。
Then, at a certain point in time, when the value (N) of the polling number counter 13 and the content (X) of the polling number designation register 12 match, the displayed time (T 2 ) of the LSI clock 10 at that time is recorded as the measurement end time. It is set in register 15. When the start time (T 1 ) and end time (T 2 ) are obtained in this way, the calculation of M=T 2 -T 1 /X is performed, and the obtained polling average time M is calculated at a predetermined time (not shown). Set in register. Then measurement mode flag 1
1 is turned off and subsequent polling routine 2
At 0, no transition to the time measurement routine 22 takes place.

OS監視ルーチン24は、上記求められたポー
リング平均時間Mに適当な値(OSから周期的に
特定命令を発する時間をMで割つた値)を重じた
時間を、OSから発出される特定命令を監視する
めの周期時間として利用し、OSが正常に走行し
ているか否かを監視する。
The OS monitoring routine 24 multiplies the polling average time M obtained above by an appropriate value (a value obtained by dividing the periodic periodic command issuing time from the OS by M), and calculates the time required for determining the specific command issued from the OS. This is used as a monitoring cycle time to monitor whether the OS is running normally.

なお、LSI時計10が故障している場合には、
あらかじめ定められた値をポーリング・ルーチン
の1周期の値として使用する。
In addition, if the LSI clock 10 is malfunctioning,
A predetermined value is used as the value for one cycle of the polling routine.

(ト) 発明の効果 本発明によれば、LSI時計を常時使用する必要
がなく、最初のポーリング平均時間を求めるとき
のみ使用するだけでよく、そのためLSi時計の故
障の場合も、OSが発出した特定命令の応答時間
を、ポーリング平均時間Mに適当な値を乗じた値
の周期時間と比較して監視することによりOSが
正常に動作しているかどうかを知ることが出来
る。
(g) Effects of the Invention According to the present invention, it is not necessary to use the LSI clock all the time, and it is only necessary to use it when calculating the first average polling time. Therefore, even in the case of a failure of the LSi clock, the By monitoring the response time of a specific command and comparing it with the periodic time of the average polling time M multiplied by an appropriate value, it is possible to know whether the OS is operating normally.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は実施例におけるデータ処理システムの
構成を示す図、第2図は実施例における処理フロ
ーを示す図、第3図は実施例の副処理システム内
にもうけられる各種レジスタ類を示す図である。 図中、1は主処理システム、2は副処理システ
ム、20はポーリング・ルーチン、21は時間測
定指示ルーチン、22は時間測定ルーチン、24
はOS監視ルーチンである。
FIG. 1 is a diagram showing the configuration of the data processing system in the embodiment, FIG. 2 is a diagram showing the processing flow in the embodiment, and FIG. 3 is a diagram showing various registers provided in the sub-processing system of the embodiment. be. In the figure, 1 is a main processing system, 2 is a sub-processing system, 20 is a polling routine, 21 is a time measurement instruction routine, 22 is a time measurement routine, 24
is the OS monitoring routine.

Claims (1)

【特許請求の範囲】 1 主処理システムのOSが定期的に発出する特
定命令を副処理システムが監視することにより該
主処理システムのOSの動作を確認するとともに
該副処理システムが主処理システムのOSの各部
の状態情報を収集するためのポーリング・ルーチ
ンを該副処理システム内で実行するシステムにお
いて、該副処理システム内に、該ポーリング・ル
ーチンの平均処理周期の測定を指示する時間測定
指示手段と、該時間測定指示手段により時間測定
が指示されているとき、測定開始の時刻T1をLSi
時計から記録するとともに所定回数Xだけポーリ
ング・ルーチンが実行された時点の時刻T2をLSi
時計から記録しM=T−T/Xをポーリング・ルー チンの平均処理周期として時間測定手段で求め、
しかる後、該LSi時計が故障したときは、該時間
値Mに適当な値を乗じた値を基にOS管理ルーチ
ンが該主処理システムのOSの発出する特定命令
を監視することを特徴とするデータ処理システ
ム。
[Claims] 1. The sub-processing system monitors specific commands periodically issued by the OS of the main processing system, thereby confirming the operation of the OS of the main processing system, and enabling the sub-processing system to In a system in which a polling routine for collecting status information of each part of an OS is executed within the sub-processing system, time measurement instructing means for instructing the sub-processing system to measure an average processing cycle of the polling routine. , when time measurement is instructed by the time measurement instruction means, the measurement start time T 1 is set as LSi
It is recorded from the clock and the time T2 at which the polling routine has been executed a predetermined number of times is LSi.
Recorded from a clock, M=T 2 −T 1 /X is determined by a time measuring means as the average processing cycle of the polling routine,
Thereafter, when the LSi clock fails, the OS management routine monitors specific commands issued by the OS of the main processing system based on a value obtained by multiplying the time value M by an appropriate value. Data processing system.
JP56213662A 1981-12-29 1981-12-29 Data processing system Granted JPS58115573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56213662A JPS58115573A (en) 1981-12-29 1981-12-29 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213662A JPS58115573A (en) 1981-12-29 1981-12-29 Data processing system

Publications (2)

Publication Number Publication Date
JPS58115573A JPS58115573A (en) 1983-07-09
JPS6248263B2 true JPS6248263B2 (en) 1987-10-13

Family

ID=16642872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213662A Granted JPS58115573A (en) 1981-12-29 1981-12-29 Data processing system

Country Status (1)

Country Link
JP (1) JPS58115573A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223847U (en) * 1988-08-03 1990-02-16

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196362A (en) * 1981-05-27 1982-12-02 Mitsubishi Electric Corp Monitoring method of composite computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223847U (en) * 1988-08-03 1990-02-16

Also Published As

Publication number Publication date
JPS58115573A (en) 1983-07-09

Similar Documents

Publication Publication Date Title
JP3188862B2 (en) Power consumption analysis method and device
JPH0850557A (en) Fault recorder of microprocessor
JPH07182209A (en) Method and system for monitoring of performance of operating system-based program
US20050107997A1 (en) System and method for resource usage estimation
JP2806524B2 (en) Vector operation instruction issue control method
JPS6248263B2 (en)
JPH0571974B2 (en)
US20040083457A1 (en) Methods and apparatus for program debugging using break states
JP3353745B2 (en) Processing capacity measuring device and processing capacity measuring method
JPS63163932A (en) System monitoring system for control computer
JP2715904B2 (en) Computer system performance evaluation device
JPH04307641A (en) Fault diagnostic device for multi-task system
JPH03118644A (en) Program execution monitor
JPH06149762A (en) Competitive behavior test method for computer system
JP2713250B2 (en) CPU maintenance system
JP2998793B2 (en) Test method for information processing equipment
CN113704088A (en) Process tracing method, process tracing system and related device
JPH052507A (en) Automatic sampling system for monitoring timer overflow information
JPH0211930B2 (en)
JPS6259814B2 (en)
JPH07248810A (en) Numerical control device
JPH01134637A (en) Supervising system for information in stall processing system
JPS62260234A (en) Fault diagnosis device
JPH0144629B2 (en)
JPS626262B2 (en)