JPS6248902B2 - - Google Patents
Info
- Publication number
- JPS6248902B2 JPS6248902B2 JP54158326A JP15832679A JPS6248902B2 JP S6248902 B2 JPS6248902 B2 JP S6248902B2 JP 54158326 A JP54158326 A JP 54158326A JP 15832679 A JP15832679 A JP 15832679A JP S6248902 B2 JPS6248902 B2 JP S6248902B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline semiconductor
- semiconductor
- resistance
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に半導体基板上
に設けた多結晶半導体抵抗に関するものである。
に設けた多結晶半導体抵抗に関するものである。
第１図を用いて、従来の半導体基板上に設けた
多結晶半導体抵抗装置について説明する。
多結晶半導体抵抗装置について説明する。
まず、第１図の半導体基板１１上の酸化膜１２
に多結晶半導体層１３を気相成長法により被着さ
せる。この多結晶半導体層の抵抗体として使用す
る領域以外を選択的に熱酸化を施して、多結晶半
導体酸化膜層１４に変換し、イオン注入法により
多結晶半導体層１３にＰ型不純物を注入する。そ
の後、電極取出し用金属電極１５を設けると、多
結晶半導体抵抗を有する半導体装置として用いる
ことができる。
に多結晶半導体層１３を気相成長法により被着さ
せる。この多結晶半導体層の抵抗体として使用す
る領域以外を選択的に熱酸化を施して、多結晶半
導体酸化膜層１４に変換し、イオン注入法により
多結晶半導体層１３にＰ型不純物を注入する。そ
の後、電極取出し用金属電極１５を設けると、多
結晶半導体抵抗を有する半導体装置として用いる
ことができる。
この従来の多結晶半導体装置では、多結晶半導
体抵抗に注入するＰ型不純物のイオン注入量が多
結晶半導体層の層抵抗を決定する。従つてこの層
抵抗と、抵抗の大きさによつて所要の抵抗を設計
することが可能である。しかし、大規模集積回路
の様に多種の抵抗を必要とし、特に高い抵抗をす
る半導体集積回路の場合には、より層抵抗の高い
多結晶半導体層を必要とし、この場合には、２種
の異つたイオン量でイオン注入を施こす必要があ
る。
体抵抗に注入するＰ型不純物のイオン注入量が多
結晶半導体層の層抵抗を決定する。従つてこの層
抵抗と、抵抗の大きさによつて所要の抵抗を設計
することが可能である。しかし、大規模集積回路
の様に多種の抵抗を必要とし、特に高い抵抗をす
る半導体集積回路の場合には、より層抵抗の高い
多結晶半導体層を必要とし、この場合には、２種
の異つたイオン量でイオン注入を施こす必要があ
る。
本発明の目的は、２種の異つたイオン量でイオ
ン注入を施こすことなく一度のイオン注入で２種
の異つた層抵抗を持つ多結晶半導体抵抗装置を同
時作ることを可能にすることである。
ン注入を施こすことなく一度のイオン注入で２種
の異つた層抵抗を持つ多結晶半導体抵抗装置を同
時作ることを可能にすることである。
本発明は例えば、半導体基板上にあらかじめ高
濃度の第１導電型の不純物層を形成し、この不純
物層の上に設けた第２導電型の多結晶半導体へ前
記高濃度不純物層から該第１導電型の不純物を拡
散することにより前記第２導電型の多結晶半導体
の実効的層抵抗を変えたことを特徴としている。
濃度の第１導電型の不純物層を形成し、この不純
物層の上に設けた第２導電型の多結晶半導体へ前
記高濃度不純物層から該第１導電型の不純物を拡
散することにより前記第２導電型の多結晶半導体
の実効的層抵抗を変えたことを特徴としている。
以下本発明の一実施例を図面を用いて説明す
る。第２図ａ、第２図ｂは本発明の一実施例を示
したものであり、第２図ａでＰ型半導体基板２１
上の酸化膜２２に開穴部を設けN+型高濃度拡散
領域２６を形成する。その後第２図ｂの様に多結
晶半導体層２３を気相成長させ、抵抗体として使
用する領域以外を選択的に熱酸化を施した後イオ
ン注入によりＰ型不純物を拡散する。さらに熱処
理を施こすと半導体基板上のN+高濃度拡散層２
６がＮ型不純物源となり多結晶半導体層に拡散
し、多結晶半導体層内にＮ型領域２７が形成され
る。
る。第２図ａ、第２図ｂは本発明の一実施例を示
したものであり、第２図ａでＰ型半導体基板２１
上の酸化膜２２に開穴部を設けN+型高濃度拡散
領域２６を形成する。その後第２図ｂの様に多結
晶半導体層２３を気相成長させ、抵抗体として使
用する領域以外を選択的に熱酸化を施した後イオ
ン注入によりＰ型不純物を拡散する。さらに熱処
理を施こすと半導体基板上のN+高濃度拡散層２
６がＮ型不純物源となり多結晶半導体層に拡散
し、多結晶半導体層内にＮ型領域２７が形成され
る。
この様に形成された本発明の多結晶半導体抵抗
装置は容易に解る様に下方に形成された多結晶半
導体Ｎ型層の厚さだけ抵抗層の膜厚が薄くなるの
で実効的な層抵抗が高くなる。従つてこの高い層
抵抗を持つ多結晶半導体層を用いて高抵抗を作る
ことは容易である。又、本発明の方法は従来の多
結晶半導体層の抵抗と同時に形成できるので２種
類の層抵抗を持つた多結晶半導体抵抗が形成でき
る。さらに本発明で用いたN+高濃度拡散層２６
は通常の半導体基板に直接設けた半導体装置を形
成する際に用いるＮ型高濃度拡散領域の形成時に
同時に形成することができる。（すなわちNPNト
ランジスタのエミツタ拡散の高濃度領域形成時
に） 以上本発明を一実施例を用いて説明したが半導
体の導電型を入れ換えても、本発明は適用でき
る。
装置は容易に解る様に下方に形成された多結晶半
導体Ｎ型層の厚さだけ抵抗層の膜厚が薄くなるの
で実効的な層抵抗が高くなる。従つてこの高い層
抵抗を持つ多結晶半導体層を用いて高抵抗を作る
ことは容易である。又、本発明の方法は従来の多
結晶半導体層の抵抗と同時に形成できるので２種
類の層抵抗を持つた多結晶半導体抵抗が形成でき
る。さらに本発明で用いたN+高濃度拡散層２６
は通常の半導体基板に直接設けた半導体装置を形
成する際に用いるＮ型高濃度拡散領域の形成時に
同時に形成することができる。（すなわちNPNト
ランジスタのエミツタ拡散の高濃度領域形成時
に） 以上本発明を一実施例を用いて説明したが半導
体の導電型を入れ換えても、本発明は適用でき
る。
第１図は従来の多結晶半導体抵抗を有する半導
体装置の断面図、第２図ａ及び第２図ｂは本発明
の実施例の多結晶半導体抵抗を有する半導体装置
を工程順に示した断面図である。 図において、１１，２１……Ｐ型半導体基板、
１２，２２……半導体酸化膜、１３，２３……Ｐ
型多結晶半導体層、１４，２４……多結晶半導体
酸化膜層、１５，２５……電極取出し用金属電
極、２６……N+型高濃度拡散層、２７……Ｎ型
多結晶半導体層。
体装置の断面図、第２図ａ及び第２図ｂは本発明
の実施例の多結晶半導体抵抗を有する半導体装置
を工程順に示した断面図である。 図において、１１，２１……Ｐ型半導体基板、
１２，２２……半導体酸化膜、１３，２３……Ｐ
型多結晶半導体層、１４，２４……多結晶半導体
酸化膜層、１５，２５……電極取出し用金属電
極、２６……N+型高濃度拡散層、２７……Ｎ型
多結晶半導体層。
Claims (1)
- １ 半導体基板の主面から部分的に延在する一導
電型の不純物の領域と、該不純物の領域の上に設
けた抵抗となる逆導電型の多結晶半導体層とを含
み、該多結晶半導体層には前記一導電型の不純物
が拡散した部分を有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15832679A JPS5680158A (en) | 1979-12-06 | 1979-12-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15832679A JPS5680158A (en) | 1979-12-06 | 1979-12-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5680158A JPS5680158A (en) | 1981-07-01 |
| JPS6248902B2 true JPS6248902B2 (ja) | 1987-10-16 |
Family
ID=15669188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15832679A Granted JPS5680158A (en) | 1979-12-06 | 1979-12-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5680158A (ja) |
-
1979
- 1979-12-06 JP JP15832679A patent/JPS5680158A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5680158A (en) | 1981-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61501948A (ja) | Ｃｍｏｓ集積回路技法 | |
| JPS6241425B2 (ja) | ||
| JPS6322070B2 (ja) | ||
| JPS6248902B2 (ja) | ||
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS608623B2 (ja) | 半導体素子の製造方法 | |
| JPS6143858B2 (ja) | ||
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JPS6241422B2 (ja) | ||
| JP2919218B2 (ja) | 半導体装置の製造方法 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH02248068A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH07130757A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0579186B2 (ja) |