JPS6249636B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、電子楽器の周波数制御装置に関す
る。 従来より、周波数情報を記憶するメモリ、例え
ばROMの容量を少なくするために、特定の１オ
クターブ分の情報を記憶させておき、他のオクタ
ーブの情報は、このメモリに記憶されている周波
数情報を、オクターブに応じてシフトして生成す
ることが一般に行われている。 しかし、このようなシフトを行うためには、多
くのビツトのデータをシフトするシフト回路が必
要となり、ハード的に負担が大きくなるという欠
点があつた。 この発明は、上記事情に鑑みてなされたもの
で、簡単な回路構成で、楽音の音階周波数に対応
する音階クロツクを生成するようにした電子楽器
の周波数制御装置を提供することを目的とする。 以下図面に示す一実施例につき、本発明を詳述
する。 第１図は、本実施例の概略的なブロツク回路を
示し、図中１は、音階コード発生回路である。こ
の電子楽器は、８音ポリフオニツクであり、この
８音分の音階コードが、時分割的に順次出力す
る。なお、この音階コード発生回路１には、図示
しないCPUから、音階コードが発生して供給さ
れ、この音階コード発生回路１内にホールドされ
ることになる。 そして、この音階コード発生回路１からは、４
ビツトのノートコードと、２ビツトのオクターブ
コードが出力し、上記ノートコードは、周波数
ROM２に印加される。即ち、周波数ROM２に
は、例えば１オクターブ12音の周波数情報が記憶
されており、ノートコードによりアクセスされ、
その上位５ビツトのデータは、音階クロツク発生
回路３に供給され、下位４ビツトのデータはゲー
ト回路４に供給される。そして、音階クロツク発
生回路３においては、ゲート回路４の出力と、周
波数ROM２出力と、音階コード発生回路１の出
力であるオクターブコードにより制御されて、音
階クロツクを出力し波形アドレス発生回路５に供
給される。なお、この音階クロツク発生回路３に
ついては、第２図にその詳細を示してあり、後述
する。更に、音階クロツクはゲート回路４にも与
えられる。 波形アドレス発生回路５では、音階クロツクを
カウントすることによつて、アドレスデータを生
成するもので、その出力は、楽音波形メモリ６に
印加されると共に、ゲート回路４に供給される。 次に、この第１図に示すブロツク回路図の動作
を説明する。即ち、音階コード発生回路１から出
力されるノートコードにより、周波数ROM２か
ら読み出される周波数情報は、波形の１ステツプ
間のクロツク数に基本的に対応している。 つまり、周波数情報のうち、上位データで表現
されている数値（いま「ｎ」とする）が、基本的
な１ステツプのクロツク数であり、下位データで
表現されている数値（いま「ｍ」とする）が、各
ステツプの補正数となる。 そして、例えば、楽音波形メモリ６に、楽音波
形が、１周期を16ステツプに分割されて記憶され
ているとすると、この楽音波形は、オクターブを
考慮しないとき、「16n＋ｍ」クロツク数が、１
周期の時間幅となる。 そして、上述したようにこの下位データによつ
て補正すべきクロツク数は決定されるが、どのス
テツプで「＋１」のクロツク数とするかが、波形
アドレス発生回路５の出力即ち、波形のアドレス
出力によつて設定される。従つて、ゲート回路４
では、波形のアドレス出力と周波数情報の下位デ
ータに応じたステツプで＋１信号を音階クロツク
発生回路３に印加するようになる。 次に、第２図を参照して、音階クロツク発生回
路３及びゲート回路４の詳細な構成を説明する。
なお、この図面においては、第１図とは入出力信
号の位置が異なつていることに注意すべきであ
る。即ち、周波数ROM２から与えられる周波数
情報の上位５ビツトデータは、トランスフアゲー
トＧ１〜Ｇ５を介して、５ビツトフルアダー７の
入力端Ａ１〜Ａ５に印加される。そして、この５
ビツトフルアダー７の各出力は、８ビツトシフト
レジスタ群８に印加される。そして、夫々のレジ
スタはクロツクφ_１で読込動作を行ない、クロツ
クφ_２で読出し動作を行う。そして、このシフト
レジスタ群８の出力は、アンドゲート９〜１３に
印加され、夫々のアンドゲート９〜１３の出力
は、上記５ビツトフルアダー７の入力端Ｂ１〜Ｂ
５に与えられる。なお、このアンドゲート９〜１
３は、通常“０”信号であるリセツト信号REの
反転された信号が印加される。従つて、リセ
ツト時に、シフトレジスタ群８の内容がクリアさ
れるほかは、その出力を、５ビツトフルアダー７
に、アンドゲート９〜１３は供給する。 また、シフトレジスタ群８の出力のうち、最下
位ビツトは、インバータ１４を介し、その他の出
力は直接ノアゲート１５に印加される。更に、こ
のノアゲート１５には、後述する信号OSが反転
されて得られる信号が供給される。その結果
得られる出力信号は音階クロツクとして、波形ア
ドレス発生回路５に供給されるほか、ゲート回路
４に印加され、更に、ナンドゲート１６及びナン
ドゲート１７に与えられる。 上記ナンドゲート１６には、更に、ゲート回路
４の出力がインバータ１８を介して供給され、ま
た、上記信号OSが印加される。そして、ナンド
ゲート１６の出力は、上記５ビツトフルアダー７
のキヤリー入力端に与えられる。 また、上記ナンドゲート１７には、音階クロツ
クのほか、信号OSが印加され、その出力は、ア
ンドゲート９に供給されるほか、上記トランスフ
アゲートＧ１〜Ｇ５のゲート制御信号として、イ
ンバータ２０を介して印加される。また、上記ナ
ンドゲート１７の出力は、直接トランスフアゲー
トＧ６〜Ｇ１０のゲート信号として印加される。
なお、このトランスフアゲートＧ６には、信号
OSがインバータ２１を介して印加され、その他
のトランスフアゲートＧ７〜Ｇ１０には電圧信号
Ｖ_D（信号“１”）が供給される。そして、これら
のトランスフアゲートＧ６〜Ｇ１０の出力は上記
５ビツトフルアダー７の入力端Ａ１〜Ａ５に印加
される。 更に、音階コード発生回路１から与えられるオ
クターブコードは、オクターブ信号Oct１、Oct
２、Oct３に変換されて、ゲート回路２２に印加
される。そして、更に、このゲート回路２２には
クロツクφ_８（即ちクロツクφ_１の８発毎のタイ
ミングで出力する。）でラツチ動作をする２ビツ
トレジスタ２３−１、２３−２の出力Ａ，Ｂが印
加され、１ビツトの出力として、即ち信号OSと
して、上述したアンドゲート１６，１７、インバ
ータ２１に、また反転された信号として、ノ
アゲート１５に供給される。 そして、ゲート回路２２からは、オクターブ信
号Oct１が“１”レベルであると、信号Ａと信号
Ｂとをアンド条件をとつて得られる信号が出力
し、また、オクターブ信号Oct２が“１”である
と信号Ａが出力し、オクターブ信号Oct３が
“１”であると、通常“１”の信号が出力するこ
とになる。なお、オクターブ信号Oct３が最も高
いオクターブに対応し、オクターブ信号Oct２が
中間のオクターブに対応し、オクターブ信号Oct
１が最低オクターブに対応する。 そして、上記信号Ａは、ノアゲート２４を介し
て、レジスタ２３−１に印加され、またイクスク
ル−シブノアゲート２５の一端に印加される。ま
た、上記信号Ｂは、上記イクスクルーシブノアゲ
ート２５に印加される。そして、上記イクスクル
ーシブノアゲート２５の出力は、ノアゲート２６
を介して、レジスタ２３−２に印加される。 このノアゲート２４，２６には更に、リセツト
信号REが印加されている。従つて、リセツト信
号REが“１”レベルとなるとき、レジスタ２３
−１，２３−２はリセツトされ、その後は、リセ
ツト信号REは“０”となるため、後述するよう
な動作を、レジスタ２３−１，２３−２はする。 また、上記ゲート回路４には、波形アドレス
「0000」〜「1111」が次の４種類の信号、即ち
「＊＊＊１」、「＊＊10」、「＊100」、「1000」に変
換
されて供給される。なお、この「＊」は“０”で
も“１”でも良いことを意味する。 そして、更に、周波数ROM２のＦ位データ
（４ビツトデータ）が、このゲート回路４に供給
され、更に、音階クロツクがこのゲート回路４に
供給される。 従つて、音階クロツクが入力するとき、周波数
情報の下位４ビツトデータに応じて、次表に示す
如く１ビツト信号がゲート回路４から出力するこ
とになる。

【表】 なお、上記表において、「〇」は“１”出力が
得られるタイミングを示し、例えば、周波数情報
の下位データが「10」である場合、アドレスが
「１」、「３」、「４」、「５」、「７」、「９」、「
11」、
「12」、「13」、「15」の10ケ所で、このゲート回路
４から“１”信号が得られる為、クロツク数は、
波形１周期で「＋10」クロツクされることにな
る。 次に、第２図に示した回路の動作を説明する。
第４図は、第２図に示す回路の基本的なタイミン
グを示すもので、各チヤンネル時間は、８クロツ
ク毎におとずれることは明らかである。 従つて、各チヤンネルの処理は、８クロツク毎
に行われるため、波形アドレスのクロツク数の最
小単位は、８φ_１となる。 以下、このうちの特定の１チヤンネルについて
その動作を説明する。先ず、ゲート回路２２の出
力が“１”となり、音階クロツクが“１”となる
と、ナンドゲート１７の出力は“０”となり、従
つて、トランスフアゲートＧ１〜Ｇ５が開成する
ことによつて、周波数情報の上位データが、５ビ
ツトフルアダー７の入力端Ａ１〜Ａ５に印加され
る。また、そのとき、ゲート回路４の出力が
“１”であれば、ナンドゲート１６の出力が
“１”となり、あるいは、ゲート回路４の出力が
“０”ならば、ナンドゲート１６の出力が“０”
となり、いずれの場合も、５ビツトフルアダー７
のキヤリー入力端Cinに印加される。 そのとき、シフトレジスタ群８の出力は、最下
位ビツトが“１”で、それ以上のビツト出力はオ
ールゼロであるが、上記最下位ビツトも、アンド
ゲート９がナンドゲート１７の出力によつて閉成
されるため、結局、この５ビツトフルアダー７の
入力端Ｂ１〜Ｂ５に供給されるデータはオール
“０”となる。 このようにして、音階クロツクが出力すると、
周波数情報が、５ビツトフルアダー７を介して、
シフトレジスタ群８に印加される。 そして、次のそのチヤンネル時間になると、シ
フトレジスタ群８からその内容が出力する。そし
て、アンドゲート９〜１３を介して、５ビツトフ
ルアダー７の入力端Ｂ１〜Ｂ５に印加される。 そのとき、ゲート回路２２の出力が“１”であ
り、信号OSが“１”であると、ナンドゲート１
６出力は“１”となりキヤリー入力端Cinに印加
され、また、トランスフアゲートＧ６〜Ｇ１０を
介して供給される５ビツトデータは「11110」と
なる。 従つて、５ビツトフルアダー７では、シフトレ
ジスタ群８から出力するデータに対し、「−１」
演算を実行し、その結果データを再度、シフトレ
ジスタ群８に格納する。 このようにして、最初プリセツトした周波数情
報から、当該チヤンネルタイミングの到来毎に、
「−１」演算を実行してゆき、最終的に、シフト
レジスタ群８の出力が「00001」となると、ノア
ゲート１５から音階クロツクが出力し、再び周波
数情報を、５ビツトフルアダー７を介して、シフ
トレジスタ群８にプリセツトすることになる。 ところで、第４図に示すように、レジスタ２３
−１，２３−２の出力信号Ａ，Ｂが変化すると
き、例えば、オクターブ信号Oct２がゲート回路
２２に印加されると、結局、信号Ａが信号OSと
して出力する、従つて、信号OSとして、“１”信
号が出力しているときは、上述した動作を行う
が、“０”信号が出力しているときは、次の動作
をすることになる。 即ち、ナンドゲート１７が“１”信号を出力す
る為、アンドゲート９が開成すると共に、トラン
スフアゲートＧ６〜Ｇ１０を開成させる。そし
て、トランスフアゲートＧ６に供給される信号は
“１”である為、結局フルアダー７のＢ入力端に
はオール“１”信号が出力する。 更に、上記信号OSが“０”であるため、５ビ
ツトフルアダー７のキヤリー入力端Cinには
“１”信号が印加される。その結果、シフトレジ
スタ群８の出力は、アンドゲート９〜１３を介
し、５ビツトフルアダー７を介し、何ら演算を行
うことなく、再度シフトレジスタ群８に印加され
ることになる。 なお、もし、信号OSが“０”のときに、シフ
トレジスタ群８の出力が「00001」となつたとし
ても、信号が“１”であるため、ノアゲート
１５は必ず“０”信号を出力するため、音階クロ
ツクは発生しない。 このようにして、オクターブ信号Cct２が
“１”である場合は、最初にプリセツトした値か
ら、「−１」演算を実行するタイミングは、２サ
イクル（８チヤンネル×２）に１回となり、従つ
て、結局、音階クロツクが丁度２倍の周期とな
る。 同様に、オクターブ信号Oct１が“１”である
場合は、第４図に示す信号Ａ，Ｂの両者のアンド
条件をとつた信号が、ゲート回路２２から出力す
ることになり、その為、「−１」演算を上述した
ように５ビツトフルアダー７で実行するのは、４
サイクル（８チヤンネル×４）に１回となり、従
つて、結局、音階クロツクが丁度４倍の周期とな
る。 このように、本実施例においては、プリセツト
した周波数情報から、楽音のオクターブに応じた
周期で「−１」演算を繰り返し行うようにし、所
定条件を満足するとき、音階クロツクを発生し、
再度、周波数情報をプリセツトするようにしたた
め、少ないハードウエア量で、音階クロツクを発
生することが出来るようになつており、非常に有
効である。 なお、上記実施例では、５ビツトフルアダー７
にて、「−１」演算を実行させたが、その値は適
宜変更可能である。また、上記実施例では、８音
ポリフオニツクの電子楽器であつたが、それ以上
あるいはそれ以下の同時最大発音数をもつ電子楽
器であつても良い。 この発明は、上述したように、簡単な構成で、
シフト回路などを設けることなく、任意のオクタ
ーブの、任意の音階のクロツクを発生出来るとい
う利点があり、LSI化に最適である。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は、ブ
ロツク回路図、第２図は第１図の要部詳細図、第
３図は、基本的なタイミング信号を示した図、第
４図は、特定の制御信号のタイムチヤートを示す
図である。 ２……周波数ROM、３……音階クロツク発生
回路、７……５ビツトフルアダー、８……シフト
レジスタ群、１５……ノアゲート、２３−１，２
３−２……レジスタ、２４，２６……ノアゲー
ト、２５……イクスクルーシブノアゲート。

Claims (1)

【特許請求の範囲】
1. １ 特定オクターブの周波数情報を記憶した周波
   数情報メモリと、この周波数情報メモリから読み
   出される楽音のノートコードに応じた周波数情報
   がプリセツトされる加減算手段と、この加減算手
   段にプリセツトされた周波数情報から、楽音のオ
   クターブコードに応じた周期で、所定の制御値を
   加減算させる手段と、この加減算手段の出力値
   が、所定条件を満足するようになつたとき、音階
   クロツクを出力すると共に、再度上記加減算手段
   に上記周波数情報メモリから読み出される周波数
   情報をプリセツトする手段とを具備した電子楽器
   の周波数制御装置。