JPS6249807B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、複数のプロセツサ及びこれらを相互
接続するためのインターフエースを含む保護継電
装置に関する。

従来、この種の保護継電装置として第１図に示
すものがあつた。第１図において、保護処理を分
担するプロセツサ１は、変電所等へ情報を伝送す
るための伝送処理を分担するプロセツサ２に対し
てインターフエース３を介して接続される。イン
ターフエース３は、プロセツサ１のアドレス・バ
ス１ａに接続されて所定のアドレスを検出する検
出回路４と、プロセツサ１のデータ出力バス１ｂ
に接続されて検出回路４から出力される信号４ａ
によりデータ出力バス１ｂ上のデータを記憶する
レジスタ５と、レジスタ５から出力される信号５
ａをデコードするデコーダ６と、デコーダ６から
出力される信号６ａによりトリガされると一つの
パルスを出力するモノマルチ・バイブレータ（以
下、モノマルチという）７−１〜７−ｍと、モノ
マルチ７−１〜７−ｍから出力されるパルスの信
号７−１ａ〜７−maの一つを以下で述べる信号
９ａに従つて選択出力させるマルチプレクサ８
と、プロセツサ２のバス２ａを接続されてデータ
を記憶すると共に信号９ａを出力するレジスタ９
と、マルチプレクサ８から出力される信号８ａを
記憶すると共にこれをバス２ａにデータとして出
力するレジスタ１０とを有する。なお、符号１ａ
はプロセツサ１のデータ入力バスである。

動作を説明すると、プロセツサ１は、レジスタ
５のアドレス情報をアドレス・バス１ａに送出
し、更にモノマルチ７−１〜７−ｍのいずれか一
つをトリガするデータをデータ出力バス１ｂに送
出する。このアドレス情報は、検出回路４で検出
され、信号４ａとなつて出力される。信号４ａに
より、レジスタ５はデータ出力バス１ｂ上に出力
されたデータを記憶する。レジスタ５の信号５ａ
は、デコーダ６によりデコードされ、モノマルチ
７−１〜７−ｍのいずれか一つをトリガする。モ
ノマルチ７−１〜７−ｍは、各相別に備えられて
いるしや断器（図示なし）にそれぞれに対応する
もので、その論理状態が以下のようにしてプロセ
ツサ２により一定周期で読み取られる。

即ち、プロセツサ２は、一定周期で読み取り処
理を行うために制御信号となるデータをバス２ａ
に出力する。バス２ａのデータがレジスタ９に記
憶されると、レジスタ９は制御信号である信号９
ａを出力する。信号９ａが出力されると、マルチ
プレクサ８を介してモノマルチ７−１〜７−ｍの
論理状態がレジスタ１０に記憶される。更に、レ
ジスタ１０の内容は、バス２ａを介してプロセツ
サ２によつて読み取られる。

このようにして、プロセツサ１から出力された
データ、即ち図示していないしや断器のトリツプ
信号は、プロセツサ２に転送される。プロセツサ
２は、このデータを図示なしの変電所へ伝送する
ための処理を引き続き行う。

従来の保護継電装置は、以上のように構成され
ているので、伝送処理用のプロセツサが一定時間
後に自動的にもとに戻るモノマルチの論理状態を
確実に読み取るために、頻繁に読み取り処理をし
なければならず、処理能力の相当部分がこの読み
取り処理にとられてしまい、全体の機能を高めら
れない欠点があつた。

本発明は、上記のような従来のものの欠点を除
去するためになされたもので、プロセツサを効率
良く動作させることにより、全体の機能を高める
ことができる保護継電装置を提供することを目的
とする。

以下、本発明の一実施例を第２図について説明
する。第２図は、本発明に関連する保護継電装置
の部分を示すもので、その他本発明に関連しない
部分については省略してある。第２図において、
プロセツサ１からプロセツサ２にデータを転送す
るためにインターフエース１１が備えられる。イ
ンターフエイス１１において、１２，１３は互に
同一構成のメモリ、１４はアドレス・バス１ａ，
２ｄの選択をするマルチプレクサ、１５はデータ
出力バス１ｂ，２ｂの選択をするマルチプレク
サ、１６はメモリ１２，１３から出力される信号
１２ａ，１３ａの選択をするマルチプレクサ、１
７はマルチプレクサ１４，１５，１６の切り換え
を制御するコントロール用のフリツプ・フロツプ
である。

次に動作を説明する。フリツプ・フロツプ１７
が初期状態即ちリセツト状態であれば、これより
出力される制御信号即ち信号１７ａは“Ｈ”レベ
ルにある。信号１７ａの“Ｈ”レベルによりマル
チプレクサ１４，１５，１６はそれぞれの入力端
子Ａ１，Ａ２側が選択されたことになり、出力端
子Ｙ１には入力端子Ａ１の信号が、出力端子Ｙ２
には入力端子Ａ２の信号が出力される。また、フ
リツプ・フロツプ１７の信号１７ａがセツト状態
の“Ｌ”レベル信号であれば、マルチプレクサ１
４，１５，１６はそれぞれ入力端子Ｂ１，Ｂ２側
が選択された状態になり、出力端子Ｙ１には入力
端子Ｂ１の信号が、出力端子Ｙ２には入力端子Ｂ
２の信号が出力される。フリツプ・フロツプ１７
はデータ出力バス２ｂに接続されており、プロセ
ツサ２からセツト又はリセツトできるものとす
る。プロセツサ２は最初フリツプ・フロツプ１７
をリセツト状態にさせる。この状態において、プ
ロセツサ１は、送配電線の事故を検出すると、事
故が発生している送配電線の該当しや断器に対し
てトリツプ信号を出力し、同時にプロセツサ２に
対してＡ，Ｂ，Ｃ相別のトリツプ信号を渡す。具
体的に説明すると、Ａ相の過電流リレーが動作し
た場合は、アドレス・バス１ａにアドレスｍを出
力し、データ・バス１ｂに“１”なるデータを出
力する。この時、フリツプ・フロツプ１７はリセ
ツト状態であるため、マルチプレクサ１４はＡ側
が選択されており、アドレス・バス１ａのアドレ
スｍはマルチプレクサ１４の出力端子Ｙ１に出力
され、メモリ１２に入力される。またマルチプレ
クサ１５も出力端子Ｙ１にデータ・バス１ｂのデ
ータを導く。このようにして、メモリ１２には、
Ａ相の過電流リレーのトリツプ信号が有りと記憶
される。そして、Ｂ相についても動作したのであ
れば、メモリ１２のアドレスｍ＋１に上記と同様
にしてデータ・バス１ｂのデータに従いＢ相のト
リツプ信号が有りと記憶される。

また、フリツプ・フロツプ１７がセツト状態に
あれば、マルチプレクサ１４はＢ側の入力が選択
され、出力端子Ｙ２からアドレスｍを出力し、ま
たマルチプレクサ１５は、Ａ相の過電流リレーの
トリツプ信号を出力端子Ｙ２に出力するので、メ
モリ１３のアドレスｍにＡ相のトリツプ信号の有
りが記憶される。

次に、メモリ１２，１３の読み出し動作につい
て説明する。プロセツサ２は、フリツプ・フロツ
プ１７に対してデータ出力バス２ｂを介して制御
信号を出力し、フリツプ・フロツプ１７をセツト
状態にし、またアドレス・バス２ｄにアドレスｍ
を出力する。マルチプレクサ１４は、フリツプ・
フロツプ１７がセツト状態にあるため、Ｂ側が選
択されており、アドレスｍを入力端子Ｂ１から出
力端子Ｙ１に導き、メモリ１２に供給する。メモ
リ１２は、アドレスｍのデータを読み出し、マル
チプレクサ１６に入力する。マルチプレクサ１６
は、Ｂ側が選択されているので、メモリ１２のデ
ータを入力端子Ｂ１から出力端子Ｙ１に導き、デ
ータ入力バス２ｃに送り出す。プロセツサ２は、
データ入力バス２ｃ上のデータ即ちプロセツサ１
が出力したトリツプ信号を受け取る。

次に、このようにしてデータを受け取つたプロ
セツサ２は、メモリ１２のアドレスｍにトリツプ
なしを示す“０”を書き込む処理をするために、
アドレス・バス２ｄにアドレスｍを出力し、デー
タ出力バス２ｂに“０”のデータを出力してメモ
リ１２のアドレスｍに“０”を書き込む。以下同
様にプロセツサ２は、アドレス・バス２ｄに出力
するアドレスを次々に変えてメモリ１２に“０”
を次々に書き込み、相別のトリツプ信号につき１
サイクルの読み取り処理を終了する。その後、プ
ロセツサ２は、フリツプ・フロツプ１７に制御信
号を出力し、これをセツト状態にする。これによ
り、プロセツサ１は以後の相別のトリツプ信号を
メモリ１２に書き込むことになり、プロセツサ２
はメモリ１３より相別のトリツプ信号を読み取
る。そして、プロセツサ２は、メモリ１２又は１
３からデータを読み取る毎にフリツプ・フロツプ
１７をそれぞれセツト又はリセツトさせる。この
結果、プロセツサ１，２は、互に自分が使用して
いるメモリ１２又は１３を非同期でアクセスする
ことができるので、非同期でデータの授受ができ
る。

なお、上記実施例では、保護継電装置のトリツ
プ信号のみを２つのメモリに交互に書き込むこと
でデータの転送をしたが、この他にも整定値、タ
ツプ値等の情報を転送させてもよい。また上記実
施例ではデータの転送開始の前にマルチプレクサ
を切り換えるようにしたが、これをデータの転送
終了の後に切り換えるようにしてもよい。

以上説明したように、２つのプロセツサ間に互
に非同期で書き込み及び読み出しができるメモリ
を有するインターフエースを備えることにより、
各プロセツサを効率よく動作させることができ、
全体の機能を高めることがでできる。

【図面の簡単な説明】

第１図は従来の保護継電装置のブロツク図、第
２図は本発明の一実施例を示すブロツク図であ
る。１，２……プロセツサ、３，１１……インタ
ーフエース、１２，１３……メモリ、８，１４，
１５，１６……マルチプレクサ、１７……フリツ
プ・フロツプ。なお、図中、同一符号は同一部分
を示す。

Claims (1)

【特許請求の範囲】
1. １ 第１及び第２のプロセツサ間をデータ入出力
   バスとアドレスバスとを介してデータの転送をす
   る保護継電装置において、前記第２のプロセツサ
   より出力される制御データに従い第１又は第２の
   制御信号を出力するフリツプ・フロツプと、第１
   及び第２のメモリと、前記第１及び第２のプロセ
   ツサの各アドレスバスを、前記第１の制御信号が
   入力されたときはそれぞれ前記第１及び第２のメ
   モリに接続し 前記第２の制御信号が入力された
   ときはそれぞれ前記第２及び第１のメモリに接続
   する第１のマルチプレクサと、前記第１及び第２
   のプロセツサの各データ出力バスを、前記第１の
   制御信号が入力されたときはそれぞれ前記第１及
   び第２のメモリに接続し前記第２の制御信号が入
   力されたときはそれぞれ前記第２及び第１のメモ
   リに接続する第２のマルチプレクサと、前記第２
   のプロセツサのデータ入力バスを、前記第１の制
   御信号が入力されたときは前記第２のメモリと接
   続し前記第２の制御信号が入力されたときは前記
   第１のメモリと接続する第３のマルチプレクサと
   を備え、前記制御信号を交互に切換制御すること
   により前記両プロセツサが同時にそれぞれ異なる
   前記メモリに接続され前記両プロセツサ間に互い
   に非同期でデータの書込み及び読出しを可能とし
   たことを特徴とする保護継電装置。