Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6250919B2 - - Google Patents
[go: Go Back, main page]

JPS6250919B2 - - Google Patents

Info

Publication number
JPS6250919B2
JPS6250919B2 JP58007961A JP796183A JPS6250919B2 JP S6250919 B2 JPS6250919 B2 JP S6250919B2 JP 58007961 A JP58007961 A JP 58007961A JP 796183 A JP796183 A JP 796183A JP S6250919 B2 JPS6250919 B2 JP S6250919B2
Authority
JP
Japan
Prior art keywords
magnetic bubble
storage device
bubble storage
address
line name
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58007961A
Other languages
Japanese (ja)
Other versions
JPS59132488A (en
Inventor
Shinji Tachika
Kimiaki Kamei
Hironobu Sakata
Mitsuru Kitazawa
Osamu Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Oki Electric Industry Co Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP58007961A priority Critical patent/JPS59132488A/en
Publication of JPS59132488A publication Critical patent/JPS59132488A/en
Publication of JPS6250919B2 publication Critical patent/JPS6250919B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は磁気バブル、ライン・ネームの更正方
式、さらに詳しく言えば、情報処理システムにお
いて、磁気バブル記憶装置制御装置を中央制御装
置等の処理装置から切り離して、専用のライン・
ネームの更正回路に接続して、磁気バブル記憶装
置に対して、ライン・ネームの書き込み、更正を
自律的に迅速に実行するための磁気バブル、ライ
ン・ネームの更正方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a method for correcting magnetic bubbles and line names, and more particularly, to an information processing system in which a magnetic bubble storage controller is separated from a processing unit such as a central controller. A dedicated line
The present invention relates to a magnetic bubble and line name correction method for autonomously and quickly writing and correcting line names in a magnetic bubble storage device by connecting to a name correction circuit.

技術の背景 第1図に公知の磁気バブル記憶装置の1例の概
略を示す。公知の磁気バブル記憶装置は、第1図
に示すように、1個のメジヤー・ループMALと
これに連結し得る多くのマイナ・ループMIL1
MIL128を有し、磁気バブルが矢印方向に各ルー
プ中を循環するようになされている。マイナ・ル
ープは情報を蓄積するためのもので、第1図の例
では並列に128個(MIL1〜MIL128)を有し、ま
た、メジヤー・ループMALはマイナ・ループ
MIL1〜MIL128のバブルの書き込み、続出の準備
をするためのもので1ループである。各マイナ・
ループMIL1〜MIL128はそれぞれトランスフア
ー・ゲートTG1〜TG128を介してメジヤー・ルー
プMALに連結している。
TECHNICAL BACKGROUND FIG. 1 schematically shows an example of a known magnetic bubble storage device. A known magnetic bubble storage device, as shown in FIG. 1, includes one major loop MAL and a number of minor loops MIL 1 to
MIL 128 , with magnetic bubbles circulating through each loop in the direction of the arrow. The minor loop is for accumulating information, and in the example in Figure 1 there are 128 pieces (MIL 1 to MIL 128 ) in parallel, and the major loop MAL is a minor loop.
It is one loop for writing bubbles from MIL 1 to MIL 128 and preparing for successive output. Each minor
Loops MIL 1 -MIL 128 are connected to major loop MAL via transfer gates TG 1 -TG 128 , respectively.

情報を書込む場合は入力端Inから入力する信号
に対応してバブル発生部BGで磁気バブルを発生
させ、メジヤー・ループMALに送り込み矢印の
方向に移動させる。この磁気バブルは、トランス
フアー・ゲートTG1〜TG128のうちの1個を指定
して導通させておけば、この指定されたトランス
フアー・ゲートを通りこれに対応するマイナ・ル
ープに入り、このトランスフアー・ゲートが閉じ
られると、メジヤー・ループMALには出力せ
ず、該マイナ・ループ中で循環移動して、情報と
して格納される。また、情報を続み出す場合は、
所望の情報の格納されているマイナ・ループのト
ランスフアー・ゲートを指定して導通させると、
マイナ・ループ中の所望の位置にあつて所望の情
報を担つている磁気バルブが導通したトランスフ
アー・ゲートを通りメジヤー・ループMALに出
力し、矢印方向に移動し、バブル分割部BSで分
割され、一方はバブル検出部BDで検出され、出
力端Outから信号として出力し、他方はメジヤ
ー・ループMALを矢印方向に循環移動し、前記
指定されて導通しているトランスフアー・ゲート
を通り、もとのマイナ・ループのもとの位置に再
び格納される。
When writing information, a magnetic bubble is generated in the bubble generator BG in response to a signal input from the input terminal In, and is sent to the measurer loop MAL and moved in the direction of the arrow. If one of the transfer gates TG 1 to TG 128 is specified and made conductive, this magnetic bubble passes through the specified transfer gate and enters the corresponding minor loop. When the transfer gate is closed, the signal is not output to the major loop MAL, but circulates in the minor loop and is stored as information. Also, if you would like to continue providing information,
When the transfer gate of the minor loop where the desired information is stored is specified and made conductive,
The magnetic valve located at the desired position in the minor loop and carrying the desired information passes through the conductive transfer gate and outputs it to the major loop MAL, moves in the direction of the arrow, and is divided at the bubble dividing section BS. , one is detected by the bubble detection unit BD and output as a signal from the output terminal Out, and the other moves circularly through the measurer loop MAL in the direction of the arrow, passes through the specified conductive transfer gate, and is also output as a signal from the output terminal Out. is stored again in its original position in the minor loop with .

上記から明らかなように、1個の磁気バルブ
(従つて、この磁気バブルの担う情報)のアドレ
スはマイナ・ループMIL1〜MIL128のうちの1個
を指定する情報と、指定されたマイナ・ループ上
の位置で指定し得る。上記のアドレス中前者のマ
イナ・ループの番号をメジヤー・アドレス、後者
のマイナ・ループ上の位置を示すマイナ・ビツト
番号をマイナ・アドレスと称する。
As is clear from the above, the address of one magnetic valve (therefore, the information carried by this magnetic bubble) includes information specifying one of the minor loops MIL 1 to MIL 128 , and information specifying one of the minor loops MIL 1 to MIL 128. Can be specified by position on the loop. Among the above addresses, the former minor loop number is called a major address, and the latter minor bit number indicating the position on the minor loop is called a minor address.

メジヤー・アドレスにより、所望のトランスフ
アー・ゲートを指定して導通することにより、該
メジヤー・アドレスで指定されたマイナ・ループ
にアクセスすることができる。しかし、アドレス
によるアクセスの正確度を増すために、メジヤ
ー・アドレスにより正しいマイナ・ループにアク
セスし得たことをチエツクするために、マイナ・
ループのデータ領域の一部の特定のマイナ・アド
レスにアドレス・チエツク・ワードとして使用し
得られるマイナ・ループに固有のライン・ネーム
を格納しておく。あるメジヤー・アドレスにより
マイナ・ループをアドレスしたとき、該マイナ・
ループに格納されている上記マイナ・ループに固
有のライン・ネームを読み出し、アクセスに使用
したメジヤー・アドレスと照合し、対応が正しい
か否かをチエツクして、正しくアドレスしたか否
かを検知することが行なわれている。
By specifying a desired transfer gate using the major address and making it conductive, it is possible to access the minor loop specified by the major address. However, in order to increase the accuracy of the access by address, the minor loop is
A line name unique to the minor loop that can be used as an address check word is stored at a specific minor address in a part of the data area of the loop. When a minor loop is addressed by a certain major address, the minor loop
Read the line name unique to the minor loop stored in the loop, compare it with the major address used for access, check whether the correspondence is correct, and detect whether the address was correct. things are being done.

従来技術と問題点 情報処理システム、例えば交換システムにおい
て、磁気バブル記憶装置は他の周辺装置と同様に
中央制御装置より磁気バブル記憶装置制御装置を
介して制御される。磁気バブル記憶装置制御装置
は、中央制御装置からの指令により入出力動作を
開始させる起動動作、磁気バブル記憶装置と主記
憶装置との間のデータ転送を行なう転送動作およ
び終了処理を行なう終結動作を行なうが、磁気バ
ブル記憶装置に対して、自律的に上記ネーム・コ
ードを書き込み、チエツクし、かつ更正する機能
を有していない。従来の技術によれば、上記ネー
ムコードの書き込み、チエツクおよび更正を行な
うには、中央制御装置が主記憶装置を使用して磁
気バブル記憶装置制御装置を制御した。これには
中央制御装置の処理能力が必要であつた。
Prior Art and Problems In an information processing system, such as a switching system, magnetic bubble storage devices, like other peripheral devices, are controlled by a central controller via a magnetic bubble storage controller. The magnetic bubble storage device control device performs a startup operation to start input/output operations based on a command from the central control device, a transfer operation to transfer data between the magnetic bubble storage device and the main storage device, and a termination operation to perform termination processing. However, it does not have the function of autonomously writing, checking, and correcting the name code in the magnetic bubble storage device. According to the prior art, a central controller used a main memory to control the magnetic bubble storage controller to write, check and correct the name code. This required the processing power of a central controller.

すなわち、まづ、中央制御装置において、ライ
ン・ネームに関するデータを作成して主記憶装置
に書き込み、また中央制御装置から磁気バブル記
憶装置制御装置に制御命令を出す。該制御装置
は、磁気バブル記憶装置にアクセスし、上記ライ
ン・ネームに関するデータを主記憶装置から読み
取つて、磁気バブル記憶装置の指定されたアドレ
スに書き込む。書き込み後、再度、このネーム・
コードを読み取つて中央制御装置に送る。中央制
御装置は、先に主記憶装置に設定したネーム・コ
ード関係のデータを読み取つて比較照合し、正、
否を、所定のアドレスに書き込む。該磁気バブル
記憶装置制御装置はこのアドレス内容を読み取
り、このアドレスに対するネーム・コードの書き
込みが正しいことを確認すると、次のネーム・コ
ードの書き込み処理に移行する。
That is, first, in the central controller, data regarding line names is created and written into the main memory, and the central controller issues a control command to the magnetic bubble storage controller. The controller accesses the magnetic bubble storage device, reads data regarding the line name from main storage, and writes it to the specified address in the magnetic bubble storage device. After writing, try this name again.
The code is read and sent to the central control unit. The central control unit reads the name/code related data previously set in the main memory, compares and verifies it, and determines whether it is correct or not.
Write "No" to the specified address. The magnetic bubble storage device controller reads the contents of this address, and when it confirms that writing the name code to this address is correct, moves on to writing the next name code.

このようにして中央制御装置と主記憶装置とを
使用してライン・ネームを1個づつ順次に書き込
んで行くが、書き込むべきライン・ネームは、通
常の磁気バブル記憶装置にあつては、2000個以上
に達するので、この処理には多大の時間を必要と
した。
In this way, line names are sequentially written one by one using the central controller and main memory, but the number of line names to be written is 2000 in the case of a normal magnetic bubble storage device. This process required a large amount of time.

中央制御装置が、他の処理、例えば、交換シス
テムにおいては、呼処理を実行しつつ、上記ネー
ム・コード書き込み処理を行なう場合、さらにか
なりの時間を必要とし、また、中央制御装置が2
重化されたシステムで、その予備機が、呼処理を
行なうことなく、専らネーム・コード書き込み処
理を行えば、上記に比して時間は短縮されるが、
それでもなお多大の時間を要する。
If the central controller performs the above name/code writing process while executing other processes, such as call processing in a switching system, it will take a considerable amount of time, and the central controller will have two
In a redundant system, if the standby machine exclusively performs name code writing processing without performing call processing, the time will be reduced compared to the above, but
However, it still takes a lot of time.

このように、従来の技術に従えば、磁気バブル
記憶装置にマイナ・ループの番号すなわちメジヤ
ー・アドレスを正しくアクセスしたことを確認す
るためのアドレス・チエツク・ワードとして使用
するライン・ネームを所定のマイナ・ループに書
き込み、チエツクし、かつ更正する処理は、中央
制御装置に負荷をかけるとともに多大の時間を要
する欠点があつた。
Thus, according to the prior art, the line name used as an address check word to confirm that the minor loop number, ie, the major address, has been correctly accessed to the magnetic bubble storage device is - The process of writing, checking, and correcting the loop has the drawback of placing a load on the central control unit and requiring a large amount of time.

発明の目的 本発明は、従来技術の上記の欠点を除去し、磁
気バブル・ライン・ネーム更正回路を設け、ライ
ン・ネームの書き込み、更正を行なうときは、上
記磁気バブル記憶装置制御装置を他の装置特に中
央制御装置から切り離して上記磁気バブル・ライ
ン・ネーム更正回路に直結し、ライン・ネームの
書き込み、更正に当つて従来回避することのでき
なかつた、中央制御装置、主記憶装置および磁気
バブル記憶装置制御装置の3者間に亘る転送処理
を含む無駄な処理を除き、これ等の処理を専らラ
イン・ネーム更正回路で行うことによりライン・
ネームの書き込み、更正に要する処理時間を短縮
した能率的な磁気バブル、ライン・ネームの書き
込み、更正が可能な方式を提供することを目的と
する。
OBJECTS OF THE INVENTION The present invention eliminates the above-mentioned drawbacks of the prior art, provides a magnetic bubble line name correction circuit, and when writing and correcting line names, the magnetic bubble storage device control device is In particular, the device is separated from the central control unit and directly connected to the magnetic bubble line name correction circuit, and the central control unit, main storage device, and magnetic bubble, which conventionally could not be avoided when writing and correcting line names, are connected directly to the magnetic bubble line name correction circuit. The line name correction circuit eliminates wasteful processing including transfer processing between three storage device control devices, and performs these processing exclusively in the line name correction circuit.
The purpose of the present invention is to provide an efficient method for writing and correcting magnetic bubble and line names by shortening the processing time required for writing and correcting names.

発明の実施例 以下本発明の実施例を図面について説明する。Examples of the invention Embodiments of the present invention will be described below with reference to the drawings.

第2図は、本発明を実施した情報処理システム
の要部のブロツク図である。第2図において、
CCは中央制御装置、MMは主記憶装置、MBUは
磁気バブル記憶装置、MBCHは磁気バブル記憶
装置制御装置、NCは本発明によつて構成された
ネーム・コード更正回路、SWは切換スイツチで
ある。
FIG. 2 is a block diagram of the main parts of an information processing system implementing the present invention. In Figure 2,
CC is a central control unit, MM is a main memory, MBU is a magnetic bubble storage, MBCH is a magnetic bubble storage controller, NC is a name code correction circuit constructed according to the present invention, and SW is a changeover switch. .

図示情報処理システムは、通常の状態では、ス
イツチSWは図示の位置にあり、磁気バブル記憶
装置制御装置MBCHはスイツチSWにより中央制
御装置CCに接続されている。しかしネーム・コ
ードの書き込み、更正等を行なう場合はスイツチ
SWは図示位置から切替えられ、磁気バブル記憶
装置制御装置MBCHは中央制御装置CCから切り
離され、ネーム・コード更正回路NCに接続され
る。
In the illustrated information processing system, in a normal state, the switch SW is in the illustrated position, and the magnetic bubble storage device controller MBCH is connected to the central controller CC by the switch SW. However, if you want to write or edit the name code, please use the switch.
SW is switched from the position shown, and the magnetic bubble storage controller MBCH is disconnected from the central controller CC and connected to the name code correction circuit NC.

第3図は、本発明によつて構成されたネーム・
コード更正回路NCの一例の詳細な接続を示す図
であつて、第2図の鎖線Iの範囲を示している。
第4図は第3図に示すネーム・コード更正回路
NCの動作フローを示す図である。
FIG. 3 shows a name structure constructed according to the present invention.
3 is a diagram showing detailed connections of an example of the code correction circuit NC, and shows the range of chain line I in FIG. 2. FIG.
Figure 4 is the name code correction circuit shown in Figure 3.
FIG. 3 is a diagram showing the operation flow of NC.

第3図において、MBUは磁気バブル記憶装
置、MBCHは磁気バブル記憶装置制御装置、NC
は磁気バブル・ネーム・コード更正回路である。
本実施例にあつては、ネーム・コード更正回路
NCはマイクロプロセツサとして構成されてい
る。
In Figure 3, MBU is a magnetic bubble storage device, MBCH is a magnetic bubble storage device control device, and NC
is a magnetic bubble name code correction circuit.
In this embodiment, the name code correction circuit
NC is configured as a microprocessor.

まず、ネーム・コード更正回路NCのハード・
ウエアとしての構成について説明する。
First, the name/code correction circuit NC hardware
The structure of the wear will be explained.

第3図において、スイツチ回路SWは、第2図
におけるスイツチSWに対応するものであり、ゲ
ート1〜8,11〜15で構成され、なおゲート
1〜8は常時磁気バブル記憶装置制御装置
MBCHを中央制御装置CCに接続し、また、ネー
ム・コード書き込みあるいは更正中は両者を切り
離すゲート、11〜15は常時磁気バブル記憶装
置制御装置MBCHと磁気バブル・ネーム・コー
ド更正回路NCとを切り離し、ネーム・コード書
き込みあるいは更正中は両者を接続するゲートで
ある。
In FIG. 3, the switch circuit SW corresponds to the switch SW in FIG.
Gates 11 to 15 connect the MBCH to the central control unit CC and separate the two during name code writing or correction, and gates 11 to 15 constantly separate the magnetic bubble storage device control unit MBCH from the magnetic bubble name code correction circuit NC. , is the gate that connects the two during name code writing or correction.

常時はネーム・コード更正回路NCのフリツプ
フロツプ26はリセツト状態にあり、その出力端
から“0”を出力し、従つてゲート1〜8は導通
し、ゲート11〜15は非導通であり、磁気バブ
ル記憶装置制御装置MBCHは、中央制御装置CC
よりのバス線CHN,ODR,DATA―BUSおよび
中央制御装置CCへのバス線MAD―BUS,
MRQ,DATA―BUS,INT,M―ODRを介して
中央制御装置CCと接続された状態にあり、中央
制御装置CCより制御を受け、これに従つて、磁
気バブル記憶装置MBUを制御する。
Normally, the flip-flop 26 of the name code correction circuit NC is in a reset state and outputs "0" from its output terminal, so that gates 1 to 8 are conductive and gates 11 to 15 are nonconductive, and the magnetic bubble is The storage device controller MBCH is the central controller CC
bus lines CHN, ODR, DATA-BUS and bus line MAD-BUS to the central control unit CC,
It is connected to the central controller CC via MRQ, DATA-BUS, INT, and M-ODR, receives control from the central controller CC, and controls the magnetic bubble storage device MBU accordingly.

この状態で、磁気バブル記憶装置制御装置
MBCHが中央制御装置CCから、線CHNにより磁
気バブル記憶装置制御装置番号を、また線ODR
から命令を受けると、該番号が自己のものと一致
するとき、上記命令により動作を行なう。命令に
従つて、必要なデータの蓄積されている主記憶装
置MMのアドレスを算定して線MAD―BUS(メ
モリ・アドレス・バス)に送出して、主記憶装置
MMから必要なデータを読み取り、線DATA―
BUSからゲート2,51を経て送り込まれたこ
のデータに基いて、磁気バブル記憶装置MBUの
指定されたアドレスに、指定されたデータの書き
込みを行なつたり、指定されたアドレスからデー
タを読み出してこれを主記憶装置に転送したりす
る等の所定の動作を行なう。
In this state, the magnetic bubble storage controller
MBCH receives the magnetic bubble storage controller number from the central controller CC by line CHN and by line ODR.
When it receives a command from the machine, if the number matches its own, it performs the operation according to the command. According to the command, the address of the main memory MM where the necessary data is stored is calculated and sent to the line MAD-BUS (memory address bus).
Read the necessary data from MM and connect the line DATA-
Based on this data sent from the BUS via gates 2 and 51, the specified data is written to the specified address of the magnetic bubble storage device MBU, and data is read from the specified address and stored. Performs predetermined operations such as transferring the data to the main memory.

第3図の磁気バブル記憶装置制御装置MBCH
は従来の技術によつて構成されたものであつて、
その動作は要約すれば、上記説明したように中央
制御装置CCからの指令により入出力動作を開始
させる起動動作、磁気バブル記憶装置MBUと主
記憶装置MMの間のデータ転送動作、および終了
処理を行なう終結動作に大別される。しかし、上
記のネーム・コードを書き込んだり、更正したり
する動作を行なうようには構成されていない。
Figure 3 Magnetic bubble storage device control device MBCH
is constructed using conventional technology, and
To summarize its operation, as explained above, it performs a startup operation to start input/output operations in response to a command from the central controller CC, a data transfer operation between the magnetic bubble storage device MBU and the main memory device MM, and a termination process. It is broadly divided into the final action to be performed. However, it is not configured to write or modify the name code described above.

中央制御装置CCで磁気バブル記憶装置制御装
置MBCHを制御する通常の場合であつて、起動
選択キー21,22は図示の位置に設定されてい
るものとする。ゲート23の一方の入力およびゲ
ート24の入力には、起動選択キー21,22を
介して“0”(地気)が入力し、その出力は両方
ともに“0”であるかららオア・ゲート25の出
力は“0”であり、フリツプフロツプ26は影響
を受けず、リセツト状態を維持する。
It is assumed that this is a normal case in which the central controller CC controls the magnetic bubble storage device controller MBCH, and the activation selection keys 21 and 22 are set at the positions shown. Since "0" (earth) is input to one input of the gate 23 and the input of the gate 24 via the activation selection keys 21 and 22, and both outputs are "0", the OR gate 25 The output of the flip-flop 26 is "0" and the flip-flop 26 is not affected and maintains the reset state.

電源投入時に自律的にライン・ネーム・チエツ
ク、書き込み等を実行させるには、起動選択キー
21のみを操作して開放しておく。
In order to autonomously execute line name checking, writing, etc. when the power is turned on, only the start selection key 21 is operated and released.

電源投入時、電源装置からの電源投入信号(電
源投入中出力する信号)POWをリード20で受
信すれば、これがゲート23の一方の入力端に
“1”として入力し、他方の入力端は、キー21
が開放されているため、電圧Vc.c.で表わされる信
号“1”が入力するので、ゲート23は“1”を
出力し、これはオア・ゲート25を経てフリツプ
フロツプ26に入力してこれをセツトする。フリ
ツプフロツプ26の出力は“1”に転じ、従つ
て、ゲート1〜8は非導通、ゲート11〜15は
導通する。これにより、磁気バブル記憶装置制御
装置MBCHは、ゲート1〜8により中央制御装
置CCと切り離され、代つてゲート11〜15に
より磁気バブル・ネーム・コード更正回路NCに
接続される。この場合フリツプフロツプ26がセ
ツトされた後は起動選択キー21を復旧させて閉
結しておく。
When the power is turned on, if the power-on signal (signal output during power-on) POW from the power supply device is received by the lead 20, this is input as "1" to one input terminal of the gate 23, and the other input terminal is key 21
Since it is open, a signal "1" represented by the voltage Vc.c. is input, so the gate 23 outputs "1", which is input to the flip-flop 26 via the OR gate 25 and output. Set. The output of flip-flop 26 changes to "1", so gates 1-8 are non-conductive and gates 11-15 are conductive. Thereby, the magnetic bubble storage controller MBCH is separated from the central controller CC by gates 1-8, and is instead connected to the magnetic bubble name code correction circuit NC by gates 11-15. In this case, after the flip-flop 26 is set, the activation selection key 21 is restored and closed.

既に電源が投入されて、通常の動作を行なつて
いる場合は、起動選択キー22のみを1時開放す
ることにより起動することができる。すなわち、
起動選択キー22が1時間開放されると、ゲート
24に入力していた地気(信号“0”)は遮断さ
れ、電源電圧Vc.c.が抵抗を経て信号“1”として
入力する。従つてゲート24は“1”を出力し、
これはオア・ゲート25を通過してフリツプフロ
ツプ26に入力して、これをセツトする。その後
は上記と同様に動作し、磁気バブル記憶装置制御
装置MBCHは中央制御装置CCから切り離され、
ライン・ネーム更正回路NCに接続される。
If the power has already been turned on and the device is operating normally, it can be started by opening only the start selection key 22 at one time. That is,
When the activation selection key 22 is opened for one hour, the ground air (signal "0") input to the gate 24 is cut off, and the power supply voltage Vc.c. is input as a signal "1" through the resistor. Therefore, the gate 24 outputs "1",
This passes through OR gate 25 and is input to flip-flop 26, which is set. After that, the operation is the same as above, and the magnetic bubble storage controller MBCH is disconnected from the central controller CC.
Connected to line name correction circuit NC.

フリツプフロツプ26の出力“1”はまた、制
御メモリ27の周辺制御回路28に入力し、これ
を起動し、この周辺制御回路28でハード的に作
成した先頭アドレスによりスタートする。
The output "1" of the flip-flop 26 is also input to the peripheral control circuit 28 of the control memory 27 to activate it, and the peripheral control circuit 28 starts with the leading address created by hardware.

ここに27はマイクロプログラムの格納されて
いる制御メモリ、28は該制御メモリ27のアド
レスをハード的に作成することが可能な周辺制御
回路、29は読み出し制御用の周辺制御回路は、
30は制御メモリ27から読み出したマイクロ命
令を保持するレジスタであり、その30―1の部
分に命令、アドレス、その他のデータを格納し、
30―2の部分に、ゲート32,33,34,3
5および47,48を制御するデータを格納す
る。なお30―3の部分には、プログラムが終了
したとき“1”を格納し、これにより、初期設定
を行なう。なお、32は命令送出ゲート、33は
制御語送出ゲート、34はライン・ネームおよび
状態バイト送出ゲート、35は比較データのアド
レス設定ゲート、47,48はデータ比較結果送
出ゲートであり、これ等ゲートは、制御メモリ2
7からレジスタ30に読み出された命令のうちの
部分30―2に格納された部分のデータにより制
御される。
Here, 27 is a control memory in which a microprogram is stored, 28 is a peripheral control circuit that can create an address for the control memory 27 in a hardware manner, and 29 is a peripheral control circuit for read control.
30 is a register that holds microinstructions read from the control memory 27, and the part 30-1 stores instructions, addresses, and other data;
In the part 30-2, gates 32, 33, 34, 3
5, 47, and 48 are stored. Note that "1" is stored in the portion 30-3 when the program ends, thereby performing initial settings. Note that 32 is a command sending gate, 33 is a control word sending gate, 34 is a line name and status byte sending gate, 35 is a comparison data address setting gate, and 47 and 48 are data comparison result sending gates. is control memory 2
It is controlled by the data of the portion stored in the portion 30-2 of the instruction read from 7 to the register 30.

次に、動作について説明する。上記のように、
起動選択キー21,22を適当に操作して、フリ
ツプフロツプ26をセツトしたとする。その出力
によりゲート1〜8は遮断され、11〜15が導
通し、磁気バブル記憶装置制御装置MBCHは中
央制御装置CCから遮断され磁気バブル・ネー
ム・コード更正回路NCに接続される。
Next, the operation will be explained. As described above,
Assume that the flip-flop 26 is set by appropriately operating the activation selection keys 21 and 22. With its output, gates 1-8 are cut off, gates 11-15 are made conductive, and the magnetic bubble storage controller MBCH is cut off from the central controller CC and connected to the magnetic bubble name code correction circuit NC.

一方、周辺制御回路28において、フリツプフ
ロツプ26より入力が“1”に転ずると、磁気バ
ブル記憶装置制御装置MBCHの正常性試験プロ
グラムの先頭アドレスを発生させ、最初に、磁気
バブル記憶装置制御装置MBCHの正常性確認の
ための正常試験を行なう。まず、上記の先頭アド
レスによつて指定されたアドレスから正常性試験
用のマイクロ命令が出力側周辺制御回路29を経
てレジスタ30へ、読み出される。
On the other hand, in the peripheral control circuit 28, when the input from the flip-flop 26 changes to "1", it generates the start address of the normality test program of the magnetic bubble storage device control device MBCH, and first Perform a normal test to confirm normality. First, a microinstruction for normality testing is read from the address specified by the above-mentioned top address via the output side peripheral control circuit 29 to the register 30.

レジスタ30に読み出された命令は、一般に次
のように処理される。すなわち、レジスタ30の
30―2の部分の内容から命令送出ゲート32の
みが導通し、レジスタ30の30―1の部分に読
み出されたデータが命令として、ゲート32、
イ、ゲート11、オア・ゲート50を経て、磁気
バブル記憶装置制御装置MBCHのリードODRに
送られ、磁気バブル記憶装置制御装置MBCHは
これを受信して保持する。
An instruction read into register 30 is generally processed as follows. That is, based on the contents of the portion 30-2 of the register 30, only the instruction sending gate 32 becomes conductive, and the data read into the portion 30-1 of the register 30 is sent as an instruction to the gate 32,
A, the data is sent to the read ODR of the magnetic bubble storage device controller MBCH via the gate 11 and the OR gate 50, and the magnetic bubble storage device controller MBCH receives and holds it.

磁気バブル記憶装置制御装置MBCHは、主記
憶装置MM内に予め格納している制御語の先頭番
地を示すコマンド・アドレス語を読出す動作をす
るため、そのリードMAD―BUSに上記コマン
ド・アドレス語(先頭番地)を、また、リード
MRQにメモリ要求信号“1”を、またリードM
―ODRに読み出し信号として“1”を送出す
る。
The magnetic bubble storage device controller MBCH operates to read the command address word indicating the start address of the control word stored in advance in the main memory device MM, so the above command address word is sent to the read MAD-BUS. Read (starting address) again
Set memory request signal “1” to MRQ and read M
- Send “1” to ODR as a read signal.

上記リードMAD―BUSに送出されたアドレス
語は制御メモリ・アクセス・アドレス発生回路3
6において、制御メモリ27に対するアドレス語
に変換され、リードMRQに送出されている読み
出し要求信号“1”により導通しているゲート3
7およびゲート44を経て、制御メモリ27の周
辺制御回路28に達し、送られてきた該アドレス
より制御メモリ27より主記憶装置MMより読み
出されるべき制御語に対応する(同一の)制御語
をレジスタ30の30―1の部分に、また、30
―2の部分に制御語送出ゲート33のみを導通さ
せるデータを読み出す。
The address word sent to the above read MAD-BUS is the control memory access address generation circuit 3.
At 6, the gate 3 is turned on by the read request signal "1" which is converted into an address word for the control memory 27 and sent to the read MRQ.
7 and gate 44, it reaches the peripheral control circuit 28 of the control memory 27, and registers the (same) control word corresponding to the control word to be read from the main memory MM from the control memory 27 based on the sent address. In the 30-1 part of 30, also 30
-2 portion reads data that makes only the control word sending gate 33 conductive.

この上記制御語は、ゲート33、ロ、ゲート1
2、オア・ゲート51より、リードDATA―
BUSを経て磁気バブル記憶装置制御装置MBCH
に送入される。
The above control words are gate 33, ro, gate 1
2. Read DATA from OR Gate 51
Magnetic bubble storage controller MBCH via BUS
will be sent to

磁気バブル記憶装置制御装置MBCHは、保持
されている前記の命令と、送入された制御語に従
つて制御動作を行ない、例えば磁気バブル記憶装
置MBUを制御して、読み出しを行ない、読み出
したデータをリードDATA―BUSへ、転送先、
換言すれば転送して書き込むべき主記憶装置MM
のアドレス語をリードMAD―BUSへ、メモリ要
求信号をリードMRQへ、リードM―ODRへ書き
込み要求信号として“0”を送出する。
The magnetic bubble storage device control device MBCH performs control operations according to the above-mentioned held command and the control word sent, for example, controls the magnetic bubble storage device MBU to read out the read data. Read DATA-BUS, transfer destination,
In other words, the main memory MM to be transferred and written to.
The address word is sent to the read MAD-BUS, the memory request signal is sent to the read MRQ, and "0" is sent to the read M-ODR as a write request signal.

まず、上記アドレス語が前記と同様に、ゲート
13、を経て制御メモリ、アクセス・アドレス発
生回路36に入力し、ここで制御メモリ27に対
するアドレス語に変換され、ゲート37を経て比
較回路38に入力する。このときゲート(44は
非導通(リードM―ODRに書き込み要求信号と
して“0”が出力)であるので前記アドレス語は
周辺制御回路28には入力しない。
First, the address word is inputted to the control memory and access address generation circuit 36 through the gate 13 as described above, where it is converted into an address word for the control memory 27, and inputted to the comparison circuit 38 through the gate 37. do. At this time, the address word is not input to the peripheral control circuit 28 because the gate (44) is non-conductive ("0" is output as a write request signal to the read M-ODR).

このとき、レジスタ30には制御メモリ27中
の次の命令が読み出され、部分30―1よりアド
レス語がゲートを経て比較回路38に送られ、上
記の制御メモリ・アクセス・アドレス発生回路3
6から送られるアドレス語と比較照合され、一致
したときは、磁気バブル記憶装置制御装置
MBCHのリードMAD―BUSに送出されたアドレ
ス語に対応して、リードDATA―BUSに送出さ
れたデータはチエツクすべきデータと認定し、す
なわち、上記比較回路38の一致検出出力で返送
データ取り込みゲート39を導通させ上記リード
DATA―BUSから出力する試験結果データを、
ゲート14および返送データ取り込みゲート39
を経て、返送データ保持レジスタ40に入力さ
せ、格納する。
At this time, the next instruction in the control memory 27 is read into the register 30, and the address word from the portion 30-1 is sent to the comparison circuit 38 via the gate, and the above-mentioned control memory access address generation circuit 3
It is compared with the address word sent from 6, and if it matches, the magnetic bubble storage device controller
Corresponding to the address word sent to the read MAD-BUS of MBCH, the data sent to the read DATA-BUS is recognized as data to be checked, that is, the return data capture gate is activated by the match detection output of the comparison circuit 38. 39 and the above lead
Test result data output from DATA-BUS,
Gate 14 and return data capture gate 39
The returned data is then input to the return data holding register 40 and stored.

このとき、制御メモリ27において、アドレス
が更新され、更新されたアドレスによりデータが
レジスタ30に書き込まれる。このデータは、上
記返送された試験結果データに対して基準となる
データすなわち、試験結果が正しいとき得られる
筈のデータを含み、この基準データはゲート34
を経て基準データ保持レジスタ41に達し、ここ
に保持される。
At this time, the address is updated in the control memory 27, and data is written into the register 30 using the updated address. This data includes reference data for the returned test result data, that is, data that should be obtained when the test results are correct.
The data reaches the reference data holding register 41 through the reference data holding register 41 and is held there.

ここで返送データ保持レジスタ40中に保持さ
れた試験結果データと基準データ保持レジスタ4
1に保持された基準データとがデータ比較回路4
2で比較される。
Here, the test result data held in the return data holding register 40 and the reference data holding register 4
1 and the reference data held in the data comparison circuit 4.
2 is compared.

比較結果は比較結果保持レジスタ43に保持さ
れ、表示器42に表示される。なお46は表示選
択器であつて、表示選択器46により比較結果保
持レジスタ43の任意のセルを選択して選択され
たセルに格納されている正否の情報を表示器45
に表示させることができる。
The comparison result is held in the comparison result holding register 43 and displayed on the display 42. Reference numeral 46 is a display selector which selects an arbitrary cell of the comparison result holding register 43 and displays the correct/incorrect information stored in the selected cell on the display 45.
can be displayed.

データ比較回路42の比較結果が一致すれば、
返送データ保持レジスタ40に保持された試験結
果データは正しい。この場合データ比較回路42
は出力を生ぜず、表示レジスタ43の対応セルに
正情報を格納する。
If the comparison results of the data comparison circuit 42 match,
The test result data held in the return data holding register 40 is correct. In this case, the data comparison circuit 42
produces no output and stores positive information in the corresponding cell of display register 43.

データ比較回路42の比較結果が一致しなけれ
ば、返送データ保持レジスタ40に保持された試
験結果データは正しくない。この場合データ比較
回路42は出力を生じ、表示レジスタ43の対応
セルに不正情報を格納する。
If the comparison results of the data comparison circuit 42 do not match, the test result data held in the return data holding register 40 is incorrect. In this case, the data comparison circuit 42 produces an output and stores the fraudulent information in the corresponding cell of the display register 43.

データ比較回路の比較結果不一致により返送さ
れた試験結果データが正しくないと判断される
と、この不一致情報はゲート48、ニ、を経て周
辺制御回路28に達し、制御メモリ27のマイク
ロプログラムのアドレスを変更し、動作を停止す
る。
When it is determined that the returned test result data is incorrect due to a mismatch in the comparison results of the data comparison circuit, this mismatch information reaches the peripheral control circuit 28 via gates 48 and 2, and the address of the microprogram in the control memory 27 is sent to the peripheral control circuit 28. Change and stop working.

この不正情報をレジスタ43に格納後、レジス
タ43の出力をゲート47、ハを経て制御メモリ
27の周辺制御回路28に送り、動作を再開させ
ることができる。
After this fraudulent information is stored in the register 43, the output of the register 43 is sent to the peripheral control circuit 28 of the control memory 27 via the gate 47 and C, so that the operation can be restarted.

一方、磁気バブル記憶装置制御装置MBCHの
リードDATA―BUSからゲート14を経て試験
結果データを送出した後、リードINTから信号
“1”が送出される。この信号はゲート15より
オア・ゲート53および54を経てそれぞれレジ
スタ40,41のクリヤ端子に与えられ、既に比
較回路42において比較照合が行なわてれ不要な
つた試験結果データおよび基準データはクリヤさ
れる。
On the other hand, after the test result data is sent from the read DATA-BUS of the magnetic bubble storage device controller MBCH via the gate 14, a signal "1" is sent from the read INT. This signal is applied to the clear terminals of registers 40 and 41 from gate 15 via OR gates 53 and 54, respectively, and the test result data and reference data that have already been compared and verified in comparator circuit 42 and are unnecessary are cleared. .

以上の説明から理解し得るように、磁気バブル
記憶装置制御装置MBCHは、システムに組込ま
れた状態で中央制御装置CCからの指令により、
入出力動作を開始させる起動動作、磁気バブル記
憶装置と主記憶装置MMの間のデータの転送動作
および、上記動作の終了処理を行なう終結動作を
行なうが、ライン・ネームおよびライン・ネーム
を書き込むべきアドレス語の発生、アドレスで指
定して読み出したライン・ネームから、この破壊
を検知したとき、磁気バブル記憶装置MBUに書
き込まれているライン・ネームを修復する等の機
能を備えていない。
As can be understood from the above explanation, the magnetic bubble storage device controller MBCH operates according to instructions from the central controller CC while it is incorporated in the system.
It performs a startup operation to start input/output operations, a data transfer operation between the magnetic bubble storage device and the main memory device MM, and a termination operation to complete the above operation, but the line name and line name should be written. It does not have a function to restore the line name written in the magnetic bubble storage device MBU when this destruction is detected from the generation of an address word and the line name read out by specifying the address.

第3図において、16は動作モード指定回路で
あつて、上記の磁気バブル記憶装置制御装置
MBCHの試験プログラムを終了したとき、周辺
制御回路28は動作モード指定回路16が指定す
る動作モード(AあるいはB)を判定し、指定さ
れた動作モードを実行するマイクロプログラムの
先頭アドレスを発生させ、指定された動作モード
による動作を開始する。
In FIG. 3, reference numeral 16 denotes an operation mode designation circuit, which is the magnetic bubble storage device control device described above.
When the MBCH test program is finished, the peripheral control circuit 28 determines the operation mode (A or B) specified by the operation mode designation circuit 16, generates the start address of the microprogram that executes the specified operation mode, Starts operation in the specified operation mode.

第3図に示すライン・ネーム更正回路NCにお
いて、制御メモリ27に上記機能を果たすマイク
ロプログラムを格納させておくことにより、中央
制御装置CCおよび主記憶装置MMの力をかりず
にライン・ネームの書き込み、更正等を実行す
る。
In the line name correction circuit NC shown in FIG. 3, by storing a microprogram that performs the above functions in the control memory 27, line name correction can be performed without using the central control unit CC and main memory MM. Execute writing, correction, etc.

磁気バブル記憶装置MBUへのライン・ネーム
の書き込み、および更正は次のようにして行なわ
れる。
Writing and correction of line names to the magnetic bubble storage device MBU are performed as follows.

第4図は、第3図に示す実施例の動作フローを
示す図である。
FIG. 4 is a diagram showing the operational flow of the embodiment shown in FIG. 3.

前記のように、起動選択キー21,22により
適宜起動を行なう。この起動により前記のように
フリツプフロツプ26がセツトされ、その出力が
“1”となる。これにより、ゲート1〜8が非導
通、ゲート11〜15が導通し、磁気バブル記憶
装置制御装置MBCHは中央制御装置CC、主記憶
装置MMから遮断され、代つてネーム・コード更
正回路NCに接続される。このようにフローF―
1に示す磁気バブル記憶装置制御装置MBCHと
ライン・ネーム更正回路NCの初期設定が行なわ
れる。
As mentioned above, activation is performed as appropriate using the activation selection keys 21 and 22. This activation sets the flip-flop 26 as described above, and its output becomes "1". As a result, gates 1 to 8 are non-conductive, gates 11 to 15 are conductive, and the magnetic bubble storage device controller MBCH is cut off from the central controller CC and main memory device MM, and is instead connected to the name code correction circuit NC. be done. In this way, flow F-
The magnetic bubble storage controller MBCH and the line name correction circuit NC shown in FIG. 1 are initialized.

次にフローF―2に移行し、フリツプフロツプ
26の出力が制御メモリ27の周辺制御回路28
に入力しマイクロプログラム制御が開始される。
すなわち、制御メモリ27に格納されている磁気
バブル記憶装置制御装置の試験プログラムを起動
して、その正常性の試験を行なう。正常か否かを
判断しF―3、正常でなければ障害表示を行ない
F―22、停止するが、正常であればフローF―
4に移り、動作モード指定回路16から、制御メ
モリ27の周辺制御回路28に対して指示されて
いる動作モードの判定を行なう。
Next, the flow moves to F-2, and the output of the flip-flop 26 is transferred to the peripheral control circuit 28 of the control memory 27.
microprogram control is started.
That is, the test program for the magnetic bubble storage device control device stored in the control memory 27 is activated to test its normality. Determine whether it is normal or not, F-3, if it is normal, display a fault and stop F-22, but if normal, flow F-
4, the operation mode instructed by the operation mode specifying circuit 16 to the peripheral control circuit 28 of the control memory 27 is determined.

動作モードAが指定されていれば動作モードA
に移行する。動作モードAにおいては、磁気バブ
ル記憶装置MBUに既に書き込まれたライン・ネ
ームをチエツクして、もし破壊されたものがあれ
ば、正常なライン・ネームに更正する動作モード
である。まず、磁気バブル記憶装置MBUの最初
のメジヤー・アドレス(マイナ・ループ番号)に
対するライン・ネームを読み上げF―5、該アド
レスに対する正規のライン・ネームと比較してラ
イン・ネームに破壊があるか否かを判定するF―
6。この判定は読み出したライン・ネーム(試験
結果データ)をレジスタ40に格納し、正規規の
ライン・ネームをレジスタ41に格納し、比較回
路42で一致を判定することにより行なわれるこ
とは言うまでもない。この判定の結果、破壊がな
く正規のライン・ネームが格納されていると判定
されると、フローF―7に移行する。
If operation mode A is specified, operation mode A
to move to. In operation mode A, line names already written in the magnetic bubble storage device MBU are checked, and if any are destroyed, they are corrected to normal line names. First, read out the line name for the first major address (minor loop number) of the magnetic bubble storage device MBU F-5, and compare it with the regular line name for that address to see if there is any corruption in the line name. F- to determine whether
6. Needless to say, this determination is made by storing the read line name (test result data) in the register 40, storing the regular line name in the register 41, and determining the match in the comparison circuit 42. As a result of this determination, if it is determined that there is no destruction and a regular line name is stored, the process moves to flow F-7.

フローF―6において破壊ありと判定される
と、フローF―10に移行してライン・ネーム破
壊位置の蓄積表示を行ない(第3図のレジスタ4
3)、さらに破壊されたライン・ネームに対して
正規のライン・ネーム書き込みを行なうF―1
1。さらに、上記の書き込み個所のチエツクを行
ないF―12、よければ(OKならば)フローF
―7に移動し、よくなければ(NGならば)、正規
のライン・ネームの書き込みを行なうことなくこ
の旨を記憶し、表示を行なつてF―13からフロ
ーF―7に移行する。
If it is determined in flow F-6 that there is destruction, the process moves to flow F-10 and the line name destruction position is accumulated and displayed (register 4 in Figure 3).
3) F-1 further writes a regular line name to the destroyed line name.
1. Furthermore, check the above writing location, F-12, and if it is OK (if OK), flow F-12.
-7, and if it is not good (NG), this fact is memorized without writing a regular line name, a display is performed, and the flow moves from F-13 to F-7.

フローF―7においては、フローF―6におい
て破壊なしと判定されたライン・ネームおよび破
壊ありと判定されて、フローF―10,F―1
1,F―12、およびさらにフローF―13の処
理を受けたライン・ネームについて最終のライ
ン・ネームか否かを判定し、最終のライン・ネー
ムでないと判定すると、フローF―9に移行し、
チエツク・アドレス(メジヤーアドレス、すなわ
ちマイナ・ループ番号に対応)を更新してフロー
F―5に戻り、次のライン・ネームのチエツクを
前記と同様に行なう。
In flow F-7, the line name determined to be non-destructive in flow F-6, and the line name determined to be destroyed in flow F-10, F-1
1, F-12, and the line name that has been further processed in flow F-13, it is determined whether or not it is the final line name, and if it is determined that it is not the final line name, the process moves to flow F-9. ,
The check address (corresponding to the major address, ie, the minor loop number) is updated, and the process returns to flow F-5 to check the next line name in the same manner as above.

全てのライン・ネームのチエツクが完了し、フ
ローF―7において、最終ライン・ネームと判定
されると、ライン・ネーム更正回路NCのリセツ
トが行なわれる(F―8)。
When all line name checks are completed and it is determined in flow F-7 that the line name is the final line name, the line name correction circuit NC is reset (F-8).

このリセツトは次のように行なわれる。最終ラ
イン・ネームのチエツクが終了したと判定される
と、第3図において、レジスタ30に制御メモリ
27から、処理が終了したことを示す命令が読み
出されるが、この命令によりレジスタ30の部分
30―3に“1”が設定され、オア・ゲート5
2,53,54を経てフリツプフロツプ26、レ
ジスタ41,40にリセツト信号あるいはクリヤ
信号が送られ、フリツプフロツプ26はリセツト
され、レジスタ40,41はクリヤされる。フリ
ツプフロツプ26のリセツトによりその出力は
“0”となり、ゲート1〜18が導通し、またゲ
ート11〜15が非導通となり、磁気バブル記憶
装置制御装置MBCHはライン・ネーム更正回路
NCから切離され、中央制御装置CCに接続され
る。
This reset is performed as follows. When it is determined that the check of the final line name has been completed, an instruction is read from the control memory 27 into the register 30 in FIG. 3, indicating that the processing has been completed. 3 is set to “1”, or gate 5
A reset signal or a clear signal is sent to the flip-flop 26 and registers 41 and 40 via the flip-flop 26 and the registers 41 and 40, so that the flip-flop 26 is reset and the registers 40 and 41 are cleared. The reset of the flip-flop 26 causes its output to be "0", gates 1-18 are conductive, gates 11-15 are non-conductive, and the magnetic bubble storage controller MBCH is activated by the line name correction circuit.
Disconnected from NC and connected to central controller CC.

キー17を開放することにより表示レジスタ4
3をクリヤすることができる。
Display register 4 by releasing key 17
You can clear 3.

なお、動作モード指定回路16で動作モードB
が指定されている場合は、フローF―4において
動作モードBが指定されていると判定して動作モ
ードBの動作に移る。動作モードBにおいては、
磁気バブル記憶装置MBUに対して、ライン・ネ
ームを書き込む動作を行なう。まず、動作モード
Bに移行すると、磁気バブル記憶装置MBUの初
期設定すなわち、その内容をクリヤするF―1
4。そして、ライン・ネームを連続して書き込む
F―15。この書き込みが終れば、ライン・ネー
ムの連続チエツクF―16を行なう。ライン・ネ
ームに破壊がなければ直ちに最終ライン・ネー
ム・チエツク終了を判定する処理F―18に移行
し、ライン・ネームに破壊があれば破壊個所を表
示するF―20の処理を経て、最終ライン・ネー
ム・チエツク終了を判定する処理F―18に移行
する。
Note that the operation mode designation circuit 16 selects operation mode B.
is specified, it is determined in flow F-4 that operation mode B is specified, and the process moves to operation mode B. In operation mode B,
The line name is written to the magnetic bubble storage device MBU. First, when transitioning to operation mode B, F-1 clears the initial settings of the magnetic bubble storage device MBU, that is, its contents.
4. And F-15, which writes line names continuously. When this writing is completed, a continuous line name check F-16 is performed. If there is no damage to the line name, the process immediately moves to process F-18 to determine whether the final line name check has been completed, and if there is damage to the line name, the process moves to process F-20 to display the damaged location, and then the final line name is checked.・Proceed to process F-18 to determine whether the name check has ended.

最終ライン・ネーム・チエツクが終了してない
と判定するとチエツク・アドレスをを更新F―2
1してフローF―16(ライン・ネーム連続チエ
ツク)に戻る。最終ライン・ネームのチエツクが
終了したと判定すると、ライン・ネーム更正回路
NCをリセツトF―19が、この処理は動作モー
ドAに於けるフローF―8と全く同様である。
If it is determined that the last line name check has not been completed, the check address is updated F-2
1 and return to flow F-16 (line name continuity check). When it is determined that the last line name check has been completed, the line name correction circuit
NC is reset F-19, but this process is exactly the same as flow F-8 in operation mode A.

両動作モードを通じて、磁気バブル記憶装置
MBUにおいて、正しくない、あるいは誤つたラ
イン・コードの書き込まれている位置は、既に説
明したようにレジスタ43に蓄積される。従つ
て、表示個所指定回路46でレジスタ43中の表
示器個所(セル)を指定して、その状態を表示器
45で表示させることにより、磁気バブル記憶装
置MBUの不良ライン・ネームの位置が判明す
る。
Magnetic bubble storage through both operating modes
In the MBU, the locations where incorrect or erroneous line codes are written are stored in register 43 as described above. Therefore, by specifying the display location (cell) in the register 43 using the display location designation circuit 46 and displaying its status on the display 45, the location of the defective line name in the magnetic bubble storage device MBU can be determined. do.

以上、本発明の一実施例について説明したが、
本発明は上記実施例に限定されるものではなく、
その技術的範囲内において種々の変形が可能であ
る。
Although one embodiment of the present invention has been described above,
The present invention is not limited to the above embodiments,
Various modifications are possible within the technical scope.

発明の効果 以上説明した通り、本発明によれば、情報処理
システムにおいて、磁気バブル記憶装置と磁気バ
ブル記憶装置制御装置とを他装置特に中央制御装
置から切り離して、これ等装置の正常性試験とラ
イン・ネーム書き込みおよび更正が可能となり、
このため、上記正常性試験および特にライン・ネ
ーム書き込みおよび更正の処理に要する時間が短
縮される効果がある。
Effects of the Invention As explained above, according to the present invention, in an information processing system, the magnetic bubble storage device and the magnetic bubble storage device control device are separated from other devices, especially the central control device, and the normality test of these devices is performed. It is now possible to write and update line names,
This has the effect of shortening the time required for the normality test and especially for line name writing and correction processing.

この結果、磁気バブル記憶装置を増設した際の
正常性の確認が短時間で可能となり、保守運用の
効率化が達せられ、また、上記の処理に情報処理
システムの処理装置(中央制御装置および主記憶
装置)処理負担をかけることがない利点がある。
As a result, it becomes possible to confirm the normality of magnetic bubble storage devices in a short time when adding them, making maintenance and operation more efficient. storage device) has the advantage of not imposing a processing burden.

特に大容量の磁気バブル記憶装置を制御する場
合本発明の効果は大きい。
The effects of the present invention are particularly great when controlling a large-capacity magnetic bubble storage device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は公知の磁気バブル記憶装置の構成の概
要を示す図、第2図は本発明の一実施例の概要を
示す接続図、第3図は本発明に使用するライン・
ネーム更正回路の一例の接続図、第4図は本発明
の実施例の動作フローの一例を示す図である。 MBU……磁気バブル記憶装置、MAL……メジ
ヤー・ループ、MIL1〜MIL128……マイナ・ルー
プ、TG1〜TG128……トランスフア・ゲート、CC
……中央制御装置、MM……主記憶装置、NC…
…ライン・ネーム更正回路、MBCH……磁気バ
ブル記憶装置制御装置、SW……スイツチおよび
スイツチ回路、1〜8,11〜15……ゲート、
23,24,32,33,34,35,37,3
9,44,47,48……アンド・ゲート、16
……動作モード指定回路、17,21,22……
キー、50,51,52,53,54……オア・
ゲート、27……制御メモリ、28,29……制
御メモリ用周辺制御回路、30,40,41,4
3……レジスタ、36……アドレス語変換回路、
38,42……比較回路、46……表示選択回
路、45……表示器。
FIG. 1 is a diagram showing an overview of the configuration of a known magnetic bubble storage device, FIG. 2 is a connection diagram showing an overview of an embodiment of the present invention, and FIG. 3 is a diagram showing the outline of the configuration of a known magnetic bubble storage device.
FIG. 4 is a connection diagram of an example of a name correction circuit, and is a diagram showing an example of an operation flow of an embodiment of the present invention. MBU...Magnetic bubble storage device, MAL...Major loop, MIL 1 to MIL 128 ...Minor loop, TG 1 to TG 128 ...Transfer gate, CC
...Central control unit, MM...Main memory, NC...
...Line name correction circuit, MBCH...Magnetic bubble storage controller, SW...Switch and switch circuit, 1-8, 11-15...Gate,
23, 24, 32, 33, 34, 35, 37, 3
9, 44, 47, 48...and gate, 16
...Operating mode designation circuit, 17, 21, 22...
Key, 50, 51, 52, 53, 54...or
Gate, 27... Control memory, 28, 29... Peripheral control circuit for control memory, 30, 40, 41, 4
3...Register, 36...Address word conversion circuit,
38, 42...Comparison circuit, 46...Display selection circuit, 45...Display device.

Claims (1)

【特許請求の範囲】[Claims] 1 アクセス時のメジヤー・アドレス(マイナ・
ループ番号)のチエツク用としてライン・ネーム
を使用する磁気バブル記憶装置と、これを制御す
る磁気バブル記憶装置制御装置と、さらに該制御
装置を制御する中央制御装置と、を含む情報処理
システムにおいて、上記磁気バブル記憶装置制御
装置を制御して上記磁気バブル記憶装置に対して
ライン・ネームの書き込みおよび自動的に更正す
るためのライン・ネーム更正回路を具備し、上記
磁気バブル記憶装置制御装置は常時上記中央制御
装置に接続されているが、ライン・ネーム書き込
み、あるいは更正時には中央制御装置から切り離
されて上記ライン・ネーム更正回路に接続されて
該ライン・ネーム更正回路の制御を受けることを
特徴とする磁気バブル、ライン・ネームの更正方
式。
1 Major address at the time of access (minor address)
An information processing system including a magnetic bubble storage device that uses line names for checking loop numbers), a magnetic bubble storage device control device that controls the magnetic bubble storage device, and a central control device that further controls the control device, a line name correction circuit for controlling the magnetic bubble storage device control device to write and automatically correct a line name in the magnetic bubble storage device; It is connected to the central control unit, but when writing or correcting a line name, it is disconnected from the central control unit and connected to the line name correction circuit to be controlled by the line name correction circuit. Magnetic bubble, line name correction method.
JP58007961A 1983-01-20 1983-01-20 Revising system of line name of magnetic bubble Granted JPS59132488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58007961A JPS59132488A (en) 1983-01-20 1983-01-20 Revising system of line name of magnetic bubble

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58007961A JPS59132488A (en) 1983-01-20 1983-01-20 Revising system of line name of magnetic bubble

Publications (2)

Publication Number Publication Date
JPS59132488A JPS59132488A (en) 1984-07-30
JPS6250919B2 true JPS6250919B2 (en) 1987-10-27

Family

ID=11680073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58007961A Granted JPS59132488A (en) 1983-01-20 1983-01-20 Revising system of line name of magnetic bubble

Country Status (1)

Country Link
JP (1) JPS59132488A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880420B2 (en) 2011-12-27 2014-11-04 Grubhub, Inc. Utility for creating heatmaps for the study of competitive advantage in the restaurant marketplace
US9710779B1 (en) 2011-12-27 2017-07-18 Grubhub Holdings, Inc. System, method and apparatus for receiving bids from diners for expedited food delivery

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880420B2 (en) 2011-12-27 2014-11-04 Grubhub, Inc. Utility for creating heatmaps for the study of competitive advantage in the restaurant marketplace
US9710779B1 (en) 2011-12-27 2017-07-18 Grubhub Holdings, Inc. System, method and apparatus for receiving bids from diners for expedited food delivery

Also Published As

Publication number Publication date
JPS59132488A (en) 1984-07-30

Similar Documents

Publication Publication Date Title
US4747041A (en) Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement
JPH04205519A (en) Writing method of data under restoration
US4019175A (en) Program changeable sequence controller
JPH0130161B2 (en)
JPS6014353A (en) Method and apparatus for testing data processing system
JPS6250919B2 (en)
JPH0735816A (en) Pattern memory circuit for integrated circuit tester
JPS5816349A (en) Memory extension substituting system
JP2610912B2 (en) Input/Output Control System
JP3068713B2 (en) Extended storage device maintenance controller
KR830002883B1 (en) Micro programmable controller
JPS6097452A (en) Memory control system
JP2792491B2 (en) Emulation device
JPS6263343A (en) Peripheral controller
JPS63282852A (en) Backup system diagnosis method in duplex processing system
JPS61290585A (en) Testing equipment for ic memory card simple substance
JPH0217555A (en) Memory diagnosing system
JPS59180776A (en) System for making forced ipl to stanby system controlling device
JPS59206948A (en) Information processing device
JPS608962A (en) Temporary fault detecting system of storage information
JPS5855522B2 (en) sequence controller
JPS59123056A (en) Automatic switching system of redundant system
JPH0414374B2 (en)
JPS6097451A (en) Memory control system
JPS62254251A (en) Control system for nonvolatile memory device