Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6252352B2 - - Google Patents
[go: Go Back, main page]

JPS6252352B2 - - Google Patents

Info

Publication number
JPS6252352B2
JPS6252352B2 JP56049681A JP4968181A JPS6252352B2 JP S6252352 B2 JPS6252352 B2 JP S6252352B2 JP 56049681 A JP56049681 A JP 56049681A JP 4968181 A JP4968181 A JP 4968181A JP S6252352 B2 JPS6252352 B2 JP S6252352B2
Authority
JP
Japan
Prior art keywords
data
judgment
check
ticket gate
judgment data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56049681A
Other languages
Japanese (ja)
Other versions
JPS57164390A (en
Inventor
Hisaya Toda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP56049681A priority Critical patent/JPS57164390A/en
Publication of JPS57164390A publication Critical patent/JPS57164390A/en
Publication of JPS6252352B2 publication Critical patent/JPS6252352B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 この発明は自動改札機の券の判定に使用される
判定データのチエツク方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a method for checking judgment data used for judging tickets of automatic ticket gates.

(ロ) 従来の技術 一般に自動改札機において投入された券の正否
判定は、その券の記憶されているデータと自動改
札機に予め記憶されている判定データとを比較す
ることにより行う。判定データとしては、具体的
には乗車駅・停車駅となる各駅の固有のコード、
区間、あるいは料金などで構成されている(特公
昭51−7080号)。この従来の自動改札機には、判
定データの正否を判定する機能を備えていない。
(B) Prior Art Generally, the validity of a ticket inserted into an automatic ticket gate is determined by comparing data stored on the ticket with determination data stored in advance in the automatic ticket gate. Specifically, the determination data includes the unique code of each station where you board and stop;
It consists of sections or fares (Special Publication No. 51-7080). This conventional automatic ticket gate does not have a function to determine whether the determination data is correct or incorrect.

(ハ) 発明が解決しようとする問題点 上記のように、従来の自動改札機では、判定デ
ータのみを記憶し、券に記憶されているデータと
比較して券の正否を判定するものであるから、異
常判定が生じた場合、それが判定データの破壊に
よるものか、その他の部分の障害・異常によるも
のなのか区別がつかず、原因の糾明に多大の時間
を要していた。また、自動改札機用の判定データ
数は改札機の判定対象路線や設置される駅により
異なる場合があり、さらに判定データ群の扱える
コードの制限をなくさないと一般化した判定デー
タのチエツク方法がとれないという問題があつ
た。
(c) Problems to be solved by the invention As mentioned above, conventional automatic ticket gates store only judgment data and compare it with the data stored on the ticket to judge whether the ticket is correct or not. Therefore, when an abnormality judgment occurs, it is difficult to distinguish whether it is due to destruction of judgment data or failure or abnormality in other parts, and it takes a lot of time to determine the cause. In addition, the number of judgment data for automatic ticket gates may differ depending on the route to be judged by the ticket gate and the station where it is installed, and furthermore, there is a general method of checking judgment data that does not limit the codes that can be handled by the judgment data group. I had a problem that I couldn't get it.

この発明は、上記の欠点を解消し、判定データ
の異常発見をすみやかに行うとともに、さらに一
般化された自動改札機の判定データチエツク方法
を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the above-mentioned drawbacks, quickly detect abnormalities in judgment data, and provide a more generalized method for checking judgment data of automatic ticket gates.

(ニ) 問題点を解決するための手段及び作用 この発明の自動改札機の判定データチエツク方
法は、券に記憶されるデータと予め記憶する判定
データとを比較して券の正否を判定する自動改札
機において、自動改札機のメモリに前記判定デー
タを記憶するエリアの他に、チエツクすべきデー
タ数を記憶するエリアと、チエツクデータを記憶
するエリアを設け、これらのエリアにチエツクす
べきデータ数とチエツクデータを予め記憶してお
き、前記判定データ数と前記チエツクデータに基
づいて前記判定データをチエツクするようにして
いる。
(d) Means and Effects for Solving Problems The automatic ticket gate judgment data checking method of the present invention is an automatic ticket checking method that compares data stored in a ticket with pre-stored judgment data to judge whether the ticket is correct or not. In the ticket gate, in addition to the area for storing the judgment data in the memory of the automatic ticket gate, an area for storing the number of data to be checked and an area for storing the check data are provided, and the number of data to be checked is stored in these areas. and check data are stored in advance, and the determination data is checked based on the number of determination data and the check data.

この発明の方法では、判定データに異常が生じ
た場合にのみ、判定データ数とチエツクデータに
基づくチエツクによりその異常が発見出来、他の
原因による異常発生と区別出来る。
In the method of the present invention, only when an abnormality occurs in the judgment data, the abnormality can be discovered by checking based on the number of judgment data and the check data, and can be distinguished from abnormalities caused by other causes.

(ホ) 実施例 以下、図面に示す実施例を参照して、この発明
を説明する。
(E) Embodiments The present invention will be described below with reference to embodiments shown in the drawings.

第1図は、この発明の一実施例装置に使用され
る判定データ等の配置を示すもので、1は判定デ
ータ群であつて、例えば駅名コードと区間(ある
いは料金)の複数駅分が記憶される。2は判定デ
ータ群のチエツクすべきデータ数、3はサムチエ
ツクデータである。
FIG. 1 shows the arrangement of judgment data, etc. used in a device according to an embodiment of the present invention. 1 is a judgment data group in which, for example, station name codes and sections (or fares) for multiple stations are stored. be done. 2 is the number of data to be checked in the judgment data group, and 3 is sum check data.

第2図は、この発明の一実施例を示す回路ブロ
ツク図であり、4はCPU(中央処理装置)であ
り、5はメモリである。メモリ5は、チエツクデ
ータ数を記憶するエリア6、判定データを記憶す
エリア7、サムデータを記憶するエリア8、比較
サムデータを記憶するエリア9、回数カウンタ1
0、アドレスカウンタ11、さらに判定結果OK
用のOKフラグ12等から構成されている。
FIG. 2 is a circuit block diagram showing an embodiment of the present invention, in which 4 is a CPU (central processing unit) and 5 is a memory. The memory 5 includes an area 6 for storing the number of check data, an area 7 for storing judgment data, an area 8 for storing sum data, an area 9 for storing comparison sum data, and a number counter 1.
0, address counter 11, further judgment result OK
It consists of OK flags 12, etc.

第3図は、第2図に示す回路ブロツク図の制御
フローであつて、CPU4はこの制御フローに従
つて動作制御される。
FIG. 3 is a control flow of the circuit block diagram shown in FIG. 2, and the operation of the CPU 4 is controlled according to this control flow.

第3図において、ステツプ20〜ステツプ22で比
較データ作成のためのイニシヤル処理がなされ
る。すなわち、動作スタート開始後、ステツプ20
で比較サムデータ記憶エリア9をクリアする。続
いてステツプ21でアドレスカウンタ11にチエツ
クデータ数記憶エリア6のアドレスを記憶し、ス
テツプ22で回数カウンタ10をセツトする。回数
カウンタ10のセツトは、チエツクデータ数記憶
エリア6に記憶されているチエツクデータ数から
−1された数値を記憶することにより行う。
In FIG. 3, initial processing for creating comparison data is performed in steps 20 to 22. In other words, after the operation starts, step 20
Clear the comparison sum data storage area 9 with . Subsequently, in step 21, the address of the check data number storage area 6 is stored in the address counter 11, and in step 22, the number of times counter 10 is set. The number counter 10 is set by storing a value obtained by subtracting one from the number of check data stored in the check data number storage area 6.

ステツプ23では、比較サムデータの計算が行わ
れる。この計算は、比較サムデータ記憶エリア1
4の内容とアドレスカウンタ11の示すアドレス
のデータを加えて、この結果を比較サムデータ記
憶エリア14に記憶することによりなされる。さ
らにステツプ24では、アドレスカウンタ11に+
1してアドレスの更新、ステツプ25では回数カウ
ンタ10から−1を行い、チエツク回数の減算を
行う。ステツプ26は比較サムデータ計算の終了チ
エツクを行うステツプで、回数カウンタ10の内
容が0か否かの判定なされる。もし0でなければ
ステツプ23に戻り、回数カウンタ10の内容が
0となるまでステツプ23〜ステツプ25の計算が繰
返される。もし回数カウンタ10の内容が0であ
ると、これは比較サムデータ計算がチエツクデー
タ数の回数分だけ行われたことになり、比較サム
データの作成終了で次のステツプ27に移る。ステ
ツプ27では、予めサムデータ記憶エリア8に記憶
されているサムと、計算で得られた比較サムデー
タ記憶エリア9の内容を比較する。両者のデータ
が不一致であればステツプ28で判定OUTの処理
を行うが、両者のデータが一致すれば、ステツプ
29で判定データOKの処理を行う。
In step 23, comparison sum data is calculated. This calculation is based on the comparison sum data storage area 1
This is done by adding the contents of 4 and the data at the address indicated by the address counter 11, and storing this result in the comparison sum data storage area 14. Furthermore, in step 24, the address counter 11 is
1, the address is updated, and in step 25, the number of times counter 10 is decremented by 1, and the number of checks is subtracted. Step 26 is a step for checking the completion of comparison sum data calculation, and it is determined whether the content of the number of times counter 10 is 0 or not. If it is not 0, the process returns to step 23, and the calculations in steps 23 to 25 are repeated until the content of the number counter 10 becomes 0. If the content of the number counter 10 is 0, this means that the comparison sum data calculation has been performed as many times as the number of check data, and the process moves to the next step 27 when the comparison sum data has been created. In step 27, the sum stored in advance in the sum data storage area 8 is compared with the contents of the comparison sum data storage area 9 obtained by calculation. If the two data do not match, the judgment OUT is processed in step 28, but if the two data match, the process returns to step 28.
In step 29, the judgment data OK processing is performed.

実際の自動改札機は、制御機と改札機から構成
されていて、各改札機は制御機から判定データを
貰つて自身の記憶部にこれを記憶し、判定を行つ
ている。上述した判定データのチエツク方法は、
改札機のイニシヤル時の判定データのチエツク
と、さらには制御機より各改札機に判定データが
送信される場合の各改札機の判定データチエツク
に用いられ、判定データのチエツクがOKであれ
ば、第2図に示すOKフラグをセツトし、制御機
より改札機に判定データを送信しなくてもよいよ
うにしている。以下、これら使用例の動作例につ
いて説明する。
An actual automatic ticket gate consists of a controller and a ticket gate, and each ticket gate receives judgment data from the controller, stores it in its own storage, and makes a judgment. The method for checking the judgment data described above is as follows:
It is used to check the judgment data at the time of initialization of the ticket gate, and also to check the judgment data of each ticket gate when judgment data is sent from the controller to each ticket gate, and if the check of the judgment data is OK, The OK flag shown in FIG. 2 is set so that there is no need to send judgment data from the controller to the ticket gate. Below, operation examples of these usage examples will be explained.

第4図は、改札機のイニシヤル時における判定
データチエツクの動作フローを示している。
FIG. 4 shows the operational flow of the judgment data check at the time of initialization of the ticket gate.

第4図において、ステツプ40は判定データのチ
エツクであつて、第3図におけるステツプ20から
ステツプ26までのデータ作成完了までと同様の処
理を行う。ステツプ41は、サムデータ記憶エリア
9の内容が一致しているかどうか判定される。両
データが一致していればステツプ42に進み、判定
データチエツク用のフラグ12をセツトする。そ
の後はOK判定をして、すなわちフラグ12がセ
ツトされていることを判定してイニシヤル時の処
理を行うことになる。
In FIG. 4, step 40 is a check of determination data, and the same processing as that from step 20 to step 26 in FIG. 3 is performed until data creation is completed. In step 41, it is determined whether the contents of the sum data storage area 9 match. If both data match, the process advances to step 42, and the flag 12 for checking the judgment data is set. Thereafter, an OK determination is made, that is, it is determined that flag 12 is set, and the initial processing is performed.

もし判定データに異常がある場合は、第4図に
おいてステツプ41までは同じであるが、サムデー
タ記憶エリア8と比較データ記憶エリア9の内容
は不一致となるので、ステツプ43に移り、OKフ
ラグ12をクリアする。そしてステツプ44で判
定データ異常の表示を行い、係員への警報を発す
る。
If there is an abnormality in the judgment data, steps up to step 41 in FIG. Clear. Then, in step 44, an abnormality in the judgment data is displayed and a warning is issued to the staff.

第5図は、改札機の制御機より判定データを受
信する時の判定データチエツクの動作フローであ
る。
FIG. 5 is an operational flowchart of judgment data check when judgment data is received from the controller of the ticket gate.

第5図において、先ずイニシヤル時におけるチ
エツクが判定データOKであり、OKフラグ12
がセツトされている場合の動作について考える。
In FIG. 5, the initial check is that the judgment data is OK, and the OK flag 12 is checked.
Let us consider the operation when is set.

ステツプ50は、制御機から改札機へ送られて来
る伝送コマンドの解析を行う。以後に続く送信デ
ータが判定データか他のデータかを判定するもの
である。この判定で、次のデータが判定データで
あればステツプ51に移る。ステツプ51ではOKフ
ラグ12をチエツクし、判定データが必要かどう
かチエツクする。先述の前提によれば、OKフラ
グ12がセツトされている場合を想定しているの
で、判定データを制御機から送信してもらう必要
はなく、処理はエンドとなる。
Step 50 analyzes the transmission command sent from the controller to the ticket gate. This is to determine whether the subsequent transmission data is determination data or other data. In this judgment, if the next data is judgment data, the process moves to step 51. At step 51, the OK flag 12 is checked to see if judgment data is required. According to the above-mentioned premise, it is assumed that the OK flag 12 is set, so there is no need to have the control device transmit the determination data, and the process ends.

次に、イニシヤル時における判定データチエツ
クがアウトで、OKフラグ12がクリアされてい
る場合を考える。ステツプ51までは前記のOKフ
ラグ12がセツトの場合と同じであるが、ステツ
プ51でのOKフラグ12がセツトか否かの判定は
NOなので、ステツプ52に移り、制御機より判定
データの送信を受けて受信する。さらにステツプ
53で判定データの再計算を行う。次にステツプ5
4でサムデータと比較データの比較を取り、一致
が得られれば判定データOKなので、ステツプ55
でOKフラグ12をセツトする。そしてステツプ
56で異常表示をOFFする。改札機は稼動状態に
移り、判定データ受信の処理が終了する。
Next, consider a case where the initial judgment data check is OUT and the OK flag 12 is cleared. The steps up to step 51 are the same as when the OK flag 12 is set, but the determination at step 51 as to whether or not the OK flag 12 is set is different.
Since the answer is NO, the process moves to step 52, where determination data is sent and received from the controller. Further steps
In step 53, the judgment data is recalculated. Next step 5
Compare the sum data and comparison data in step 4, and if a match is obtained, the judgment data is OK, so proceed to step 55.
Set OK flag 12 with . and step
56 turns off the error display. The ticket gate enters the operating state, and the process of receiving the judgment data ends.

さらに、イニシヤル時における判定データアウ
ト、受信データにおける判定データアウトの場合
を考える。ステツプ54までは前記したイニシヤル
時判定データアウト、受信時判定データOKの場
合と同様のフローに従う。しかし、受信時の判定
データもアウトなので、ステツプ54におけるサム
データと比較サムデータの比較は不一致で、ステ
ツプ57に移る。ステツプ57では再度判定データを
受けるためにOKフラグ12をクリアする。ステ
ツプ58で判定データ異常の表示を行い、スター
トへ戻り、再度判定データの受信を待つ。なお、
いつまでも正常な判定データが受信できない場合
は、ステツプ54、ステツプ57、ステツプ58、ステ
ツプ50の繰返しが何回か行われた時に、ルーチン
を抜け出すようにしておけばよい。
Furthermore, let us consider the case where the determination data is out at the initial time and the determination data is out in the received data. Up to step 54, the same flow as in the case of initial determination data out and reception determination data OK is followed. However, since the judgment data at the time of reception is also out, the comparison of the sum data and comparison sum data in step 54 shows no match, and the process moves to step 57. In step 57, the OK flag 12 is cleared in order to receive the judgment data again. In step 58, the judgment data abnormality is displayed, and the process returns to the start and waits for reception of judgment data again. In addition,
If normal determination data cannot be received forever, the routine may be exited after steps 54, 57, 58, and 50 are repeated several times.

(ヘ) 発明の効果 この発明によれば、判定データのみならず、チ
エツクすべきデータ数と、チエツクデータも予め
記憶しておき、このチエツクデータ数とチエツク
データに基づいて判定データをチエツクするの
で、判定データに異常があれば速やかにこれを発
見することが出来、対応措置を早くとることがで
きる。
(F) Effects of the Invention According to the present invention, not only the judgment data but also the number of data to be checked and the check data are stored in advance, and the judgment data is checked based on the number of check data and the check data. If there is an abnormality in the judgment data, it can be quickly discovered and countermeasures can be taken quickly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の判定データ等の配列例を
示す図、第2図は、この発明の一実施例を示す回
路ブロツク図、第3図は、第2図の回路ブロツク
図の制御フローを示す図、第4図は、第2図の回
路ブロツク図を実際の改札機に適用した場合のイ
ニシヤル時の制御フローを示す図、第5図は、第
2図のブロツク図を実際の改札機に適用した場合
の制御機よりの受信時の制御フローを示す図であ
る。 4:CPU、5:メモリ、6:チエツクデータ
数記憶エリア、7:判定データ記憶エリア、8:
サムデータ記憶エリア、9:比較サムデータ記憶
エリア、10:回数カウンタ、11:アドレスカ
ウンタ、12:OKフラグ。
FIG. 1 is a diagram showing an example of the arrangement of determination data, etc. of the present invention, FIG. 2 is a circuit block diagram showing an embodiment of the present invention, and FIG. 3 is a control flow diagram of the circuit block diagram of FIG. Figure 4 is a diagram showing the initial control flow when the circuit block diagram in Figure 2 is applied to an actual ticket gate, and Figure 5 is a diagram showing the initial control flow when the circuit block diagram in Figure 2 is applied to an actual ticket gate. FIG. 4 is a diagram showing a control flow when receiving data from a controller when applied to a controller. 4: CPU, 5: Memory, 6: Check data number storage area, 7: Judgment data storage area, 8:
Sum data storage area, 9: Comparison sum data storage area, 10: Number of times counter, 11: Address counter, 12: OK flag.

Claims (1)

【特許請求の範囲】 1 券に記憶されるデータと、予め記憶する判定
データとを比較して券の正否を判定する自動改札
機において、 自動改札機のメモリに前記判定データを記憶す
るエリアの他に、チエツクすべきデータ数を記憶
するエリアと、チエツクデータを記憶するエリア
を設け、これらのエリアにチエツクすべきデータ
数とチエツクデータを予め記憶しておき、前記デ
ータ数と前記チエツクデータに基づいて前記判定
データをチエツクすることを特徴とする自動改札
機の判定データチエツク方法。
[Scope of Claims] 1. In an automatic ticket gate that compares data stored on a ticket with pre-stored determination data to determine whether the ticket is correct or not, an area for storing the determination data in the memory of the automatic ticket gate is provided. In addition, an area for storing the number of data to be checked and an area for storing check data are provided, the number of data to be checked and the check data are stored in advance in these areas, and the number of data and the check data are stored in advance. A method for checking judgment data of an automatic ticket gate, characterized in that the judgment data is checked based on the judgment data.
JP56049681A 1981-04-02 1981-04-02 Identification data checking for automatic ticket checking machine Granted JPS57164390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56049681A JPS57164390A (en) 1981-04-02 1981-04-02 Identification data checking for automatic ticket checking machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56049681A JPS57164390A (en) 1981-04-02 1981-04-02 Identification data checking for automatic ticket checking machine

Publications (2)

Publication Number Publication Date
JPS57164390A JPS57164390A (en) 1982-10-08
JPS6252352B2 true JPS6252352B2 (en) 1987-11-05

Family

ID=12837915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56049681A Granted JPS57164390A (en) 1981-04-02 1981-04-02 Identification data checking for automatic ticket checking machine

Country Status (1)

Country Link
JP (1) JPS57164390A (en)

Also Published As

Publication number Publication date
JPS57164390A (en) 1982-10-08

Similar Documents

Publication Publication Date Title
HK1005214B (en) Program debugging device and process
HK1005214A1 (en) Program debugging device and process
JPS6252352B2 (en)
EP0482527B1 (en) A normal to spare switching control system
US5644618A (en) Method of self-diagnosing a mobile telephone set for use in a mobile telephone switching system and a mobile telephone set to which the method is applied
JPS5856291A (en) Self-diagnosing method of memory
JPS6077201A (en) Process control device
JP2520172B2 (en) Abnormality information detection device
JPH01211091A (en) Processing system
JPS59189424A (en) Unattended operation controlling system
JPH10333992A (en) Flash memory write data and devices with flash memory
SU651395A1 (en) Data transmission arrangement
JP3110124B2 (en) Failure detection method in multi-computer system
JPS61278953A (en) Method for checking error in ram
JPS6210746A (en) How to check non-volatile RAM
JPH0217556A (en) Memory initializing system
JPH06180680A (en) Method for automatically recognizing inserted substrate
JPS60148248A (en) Data transmission equipment
JPS62160488A (en) Character expansion method
JPH08305590A (en) Data collation system
JPS61267138A (en) Method for confirming normal save of ras information data
JPH0298711A (en) Numerical control data transfer check method
JPS6357151A (en) Device for confirming work to be seated
JPH01211092A (en) Processing system
JPH04195235A (en) Read-only memory circuit