JPS62549B2 - - Google Patents
Info
- Publication number
- JPS62549B2 JPS62549B2 JP19049781A JP19049781A JPS62549B2 JP S62549 B2 JPS62549 B2 JP S62549B2 JP 19049781 A JP19049781 A JP 19049781A JP 19049781 A JP19049781 A JP 19049781A JP S62549 B2 JPS62549 B2 JP S62549B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vector
- digital arithmetic
- arithmetic circuit
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
この発明は直交座標で表わされた２つのベクト
ル成分からそのベクトルの大きさと基準座標から
の角度を求めるデイジタル演算回路の改良に関す
るものである。
ル成分からそのベクトルの大きさと基準座標から
の角度を求めるデイジタル演算回路の改良に関す
るものである。
この種の演算をデイジタル回路で行なう場合、
回路中に演算入出力をテーブル化したメモリ回路
が用いられるが、このテーブルの容量としてはで
きるだけ小さくなることが望まれる。また、テー
ブルとしては演算入力となる２つのベクトル成分
の大きさに依存して別のテーブルを用いるのでな
く、常に同じテーブルを使えることが望まれる。
回路中に演算入出力をテーブル化したメモリ回路
が用いられるが、このテーブルの容量としてはで
きるだけ小さくなることが望まれる。また、テー
ブルとしては演算入力となる２つのベクトル成分
の大きさに依存して別のテーブルを用いるのでな
く、常に同じテーブルを使えることが望まれる。
この種の演算回路の働きを第１図のベクトル図
を用いて説明する。第１のベクトル図においてベ
クトルＡの２つの直交成分がAx，Ayで、また、
基準軸（ここではｘ軸としてある）とのなす角が
βで示されている。第１図より次式の関係が成立
する。
を用いて説明する。第１のベクトル図においてベ
クトルＡの２つの直交成分がAx，Ayで、また、
基準軸（ここではｘ軸としてある）とのなす角が
βで示されている。第１図より次式の関係が成立
する。
｜Ａ｜＝√（）2＋（）2 …(1)
β＝tan-1（Ay／Ax） …(2)
よつて直交座標で表わされた２つのベクトル成
分Ax，Ayからそのベクトルの大きさ｜Ａ｜が(1)
式で角度βが(2)式で与えられる。(1)，(2)式を実行
するこの種の演算回路は、専用のハードやマイク
ロプロセツサなどを用いた汎用のハードとソフト
で構成することができる。
分Ax，Ayからそのベクトルの大きさ｜Ａ｜が(1)
式で角度βが(2)式で与えられる。(1)，(2)式を実行
するこの種の演算回路は、専用のハードやマイク
ロプロセツサなどを用いた汎用のハードとソフト
で構成することができる。
第２図はこの種の演算回路を専用のハードで構
成した従来例を示すブロツク図であり、(1)，(2)式
の演算を行なつている。なお、これらの回路は公
知の技術で実現容易であるのでその構成の説明は
省略する。
成した従来例を示すブロツク図であり、(1)，(2)式
の演算を行なつている。なお、これらの回路は公
知の技術で実現容易であるのでその構成の説明は
省略する。
同図において、１，２はそれぞれ乗算回路、３
は加算回路、４は平方根テーブル、５は割算回
路、６はアーク・タンジエント・テーブル、１
０，１１は入力端子、１２，１３は出力端子、で
ある。平方根テーブルと云うのは、入力値をアド
レスとし、当該アドレスに当該入力値の平方根値
が書込まれているROMテーブルであり、アーク
タンジエント・テーブルも同様のROMテーブル
である。
は加算回路、４は平方根テーブル、５は割算回
路、６はアーク・タンジエント・テーブル、１
０，１１は入力端子、１２，１３は出力端子、で
ある。平方根テーブルと云うのは、入力値をアド
レスとし、当該アドレスに当該入力値の平方根値
が書込まれているROMテーブルであり、アーク
タンジエント・テーブルも同様のROMテーブル
である。
さて第２図において入力端子１０，１１から入
力された２つの成分信号Ax，Ayは乗算回路１，
２でそれぞれ２乗され、加算回路３で加算された
後平方根の値が書込まれたROMテーブル４によ
り１／２されベクトルＡの大きさ｜Ａ｜が出力端子１ ２に出力される。
力された２つの成分信号Ax，Ayは乗算回路１，
２でそれぞれ２乗され、加算回路３で加算された
後平方根の値が書込まれたROMテーブル４によ
り１／２されベクトルＡの大きさ｜Ａ｜が出力端子１ ２に出力される。
一方成分信号Ax，Ayの比が割算回路５で求め
られ、アークタンジエント（arctangent）の値が
書込まれたROMテーブル６に入力されそこで角
度βが求められ出力端子１３に出力される。ここ
で、例として入力信号Ax，Ayが０＜Ax≦２，０
＜Ay≦２の範囲内にあるものとすると２つの
ROMテーブル４，６のそれぞれの入力値は０＜
（Ax）2＋（Ay）2≦８，０＜（Ax）／（Ay）＜∞の
範囲内となり、また、このときのROMテーブル
の内容も０＜√（）2＋（）2≦√８，０＜tan-
1
（Ax／Ay）＜π／２の範囲内にあることが必要と
なる。
られ、アークタンジエント（arctangent）の値が
書込まれたROMテーブル６に入力されそこで角
度βが求められ出力端子１３に出力される。ここ
で、例として入力信号Ax，Ayが０＜Ax≦２，０
＜Ay≦２の範囲内にあるものとすると２つの
ROMテーブル４，６のそれぞれの入力値は０＜
（Ax）2＋（Ay）2≦８，０＜（Ax）／（Ay）＜∞の
範囲内となり、また、このときのROMテーブル
の内容も０＜√（）2＋（）2≦√８，０＜tan-
1
（Ax／Ay）＜π／２の範囲内にあることが必要と
なる。
この例からもわかるように２つのROMテーブ
ル４や６はその入力番地数を入力信号Ax，Ayの
変化範囲に対応させて相当大きくとることが必要
となりこの結果ROMテーブルの容量増加とな
り、これはコスト高を招くという欠点につなが
る。
ル４や６はその入力番地数を入力信号Ax，Ayの
変化範囲に対応させて相当大きくとることが必要
となりこの結果ROMテーブルの容量増加とな
り、これはコスト高を招くという欠点につなが
る。
また、入力信号Ax，Ayの変化範囲によつてテ
ーブル４や６の入力値が変わるため、入力信号
Ax，Ayの変化範囲が広いときは、それに応じて
テーブルを別にして使い分けることも必要になる
が、複数のテーブルを使い分けるのは操作が繁雑
となり不便であるという欠点につながる。
ーブル４や６の入力値が変わるため、入力信号
Ax，Ayの変化範囲が広いときは、それに応じて
テーブルを別にして使い分けることも必要になる
が、複数のテーブルを使い分けるのは操作が繁雑
となり不便であるという欠点につながる。
この発明は上述のような従来技術における欠点
を除去するためになされたものであり、従つてこ
の発明の目的は、入力信号の変化範囲が広いにも
かかわらず、テーブル容量が小さくてすみ、従つ
て複数のテーブルを使い分けることを要せず、常
に同一のテーブルを使用すれば済むようなデイジ
タル演算回路を提供することにある。
を除去するためになされたものであり、従つてこ
の発明の目的は、入力信号の変化範囲が広いにも
かかわらず、テーブル容量が小さくてすみ、従つ
て複数のテーブルを使い分けることを要せず、常
に同一のテーブルを使用すれば済むようなデイジ
タル演算回路を提供することにある。
この発明の構成の要点は、直交座標で表わされ
た２つのベクトル成分（Ax，Ayとする）からそ
のベクトルの大きさや角度を求めるデイジタル演
算回路において、２つの成分Ax，Ayの大きい方
をａ、小さい方をｂとした場合ｂ／ａなる値をア
ドレスとしてテーブルに格納された平方根値（√
１＋（）２）を求め、その値にａを乗じる
ことによりベクトルの大きさを求めるようにした
点、またｂ／ａなる値をアドレスとしてテーブル
に格納されたアークタンジエント値（tan-1b／
ａ）を求め、ａ＝Axの場合はその値を、ａ＝Ay
の場合はπ／２からそれを引いた値をもつてベク
トルの角度を求めるようにした点、にある。
た２つのベクトル成分（Ax，Ayとする）からそ
のベクトルの大きさや角度を求めるデイジタル演
算回路において、２つの成分Ax，Ayの大きい方
をａ、小さい方をｂとした場合ｂ／ａなる値をア
ドレスとしてテーブルに格納された平方根値（√
１＋（）２）を求め、その値にａを乗じる
ことによりベクトルの大きさを求めるようにした
点、またｂ／ａなる値をアドレスとしてテーブル
に格納されたアークタンジエント値（tan-1b／
ａ）を求め、ａ＝Axの場合はその値を、ａ＝Ay
の場合はπ／２からそれを引いた値をもつてベク
トルの角度を求めるようにした点、にある。
次に図を参照してこの発明の一実施例を説明す
るわけであるが、その前に本発明の原理を説明す
る。
るわけであるが、その前に本発明の原理を説明す
る。
第３図ａ，ｂはそれぞれ本発明の原理を説明す
るためのブロツク図であり、第２図と同一要素は
同一番号で示してある。前記の(1)，(2)式は２つの
入力信号Ax，Ayの大小比較により以下に述べる
ように変形することができる。
るためのブロツク図であり、第２図と同一要素は
同一番号で示してある。前記の(1)，(2)式は２つの
入力信号Ax，Ayの大小比較により以下に述べる
ように変形することができる。
(i) Ax≧Ayの場合
｜Ａ｜＝（Ax）×√１＋（）2…(3)
ここで ０＜Ay／Ax≦１ …(4)
(ii) Ax＜Ayの場合
｜Ａ｜を（Ay）×√１＋（）2…(5)
β＝π／２−tan-1（Ax／Ay） …(6)
ここで ０＜Ax／Ay≦１ …(7)
よつてAx≧Ayのときは第３図ａの如き構成
を、またAx＜Ayのときは第３図ｂの如き構成を
採用することによつて２つのテーブル４，６はそ
れぞれ少ない容量ですみ、かつ２つの入力値
Ax，Ayの変化範囲の大小によらず常に同じテー
ブルを用いることができる。すなわち、第３図
ａ，ｂにおいて√１＋（）2又は√１＋
（Ax／Ay）2を演算する平方根テーブル４および
アークタンジエント・テーブル６の入力値は２つ
の入力値Ax，Ayの変化範囲に関係なく常に０〜
１の範囲にある。このことより、テーブル４の内
容は１〜√２まであればよくテーブル６の内容は
０〜π／４まででよい。
を、またAx＜Ayのときは第３図ｂの如き構成を
採用することによつて２つのテーブル４，６はそ
れぞれ少ない容量ですみ、かつ２つの入力値
Ax，Ayの変化範囲の大小によらず常に同じテー
ブルを用いることができる。すなわち、第３図
ａ，ｂにおいて√１＋（）2又は√１＋
（Ax／Ay）2を演算する平方根テーブル４および
アークタンジエント・テーブル６の入力値は２つ
の入力値Ax，Ayの変化範囲に関係なく常に０〜
１の範囲にある。このことより、テーブル４の内
容は１〜√２まであればよくテーブル６の内容は
０〜π／４まででよい。
第４図はこの発明の一実施例を示すブロツク図
である。同図において７と８はそれぞれ切換回路
であり、その他、第２図、第３図におけるのと同
一要素は同一番号で示してある。
である。同図において７と８はそれぞれ切換回路
であり、その他、第２図、第３図におけるのと同
一要素は同一番号で示してある。
第４図に示した実施例は、２つの入力値Ax，
Ayの大小比較結果に応じて切換回路７及び８を
自動的に切換え、第３図ａ相当の回路構成、或い
は第３図ｂ相当の回路構成が得られるようにした
ものである。動作の態様は、第３図ａ，ｂを参照
して先きに説明したところと同一であるから繰り
返さない。
Ayの大小比較結果に応じて切換回路７及び８を
自動的に切換え、第３図ａ相当の回路構成、或い
は第３図ｂ相当の回路構成が得られるようにした
ものである。動作の態様は、第３図ａ，ｂを参照
して先きに説明したところと同一であるから繰り
返さない。
なお、２つの入力値Ax，Ayの大小比較回路、
その結果に依存して切換回路７，８に切換動作を
行なわせる駆動回路は従来公知の技術から容易に
実現できるのでこれ以上の説明は省略する。
その結果に依存して切換回路７，８に切換動作を
行なわせる駆動回路は従来公知の技術から容易に
実現できるのでこれ以上の説明は省略する。
この発明によれば、２つの入力値Ax，Ayの大
小比較によつて第３図ａ，ｂの回路を切換えて使
用するような構成にしたため、平方根テーブル及
びアークタンジエント・テーブルとして、入力値
Ax，Ayの変化範囲の大小によらず、入力番地が
少なく、従つて容量の小さなROMの使用が可能
となり、常に同一のテーブルを使用すればすむと
いう効果が得られる。
小比較によつて第３図ａ，ｂの回路を切換えて使
用するような構成にしたため、平方根テーブル及
びアークタンジエント・テーブルとして、入力値
Ax，Ayの変化範囲の大小によらず、入力番地が
少なく、従つて容量の小さなROMの使用が可能
となり、常に同一のテーブルを使用すればすむと
いう効果が得られる。
この発明は今まで説明した専用のデイジタル回
路のほかマイクロコンピユータなどを用いプログ
ラムにより演算を行なう場合にも応用できる。
路のほかマイクロコンピユータなどを用いプログ
ラムにより演算を行なう場合にも応用できる。
第１図は演算により求めるべきベクトルを示す
ベクトル図、第２図はデイジタル演算回路の従来
例を示すブロツク図、第３図ａ，ｂはこの発明の
原理を説明するためのブロツク図、第４図はこの
発明の一実施例を示すブロツク図、である。 符号説明、１，２……乗算回路、３……加算回
路、４……平方根テーブル、５……割算回路、６
……アークタンジエント・テーブル、７，８……
切換回路、９……加算回路、１０，１１……入力
端子、１２，１３……出力端子。
ベクトル図、第２図はデイジタル演算回路の従来
例を示すブロツク図、第３図ａ，ｂはこの発明の
原理を説明するためのブロツク図、第４図はこの
発明の一実施例を示すブロツク図、である。 符号説明、１，２……乗算回路、３……加算回
路、４……平方根テーブル、５……割算回路、６
……アークタンジエント・テーブル、７，８……
切換回路、９……加算回路、１０，１１……入力
端子、１２，１３……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 直交座標で表わされた２つのベクトル成分
（Ax，Ayとする）を与えられて当該ベクトルの
大きさを算出するデイジタル演算回路であつて、
前記２つの成分を比較する比較回路と、その結果
判明した大きい方（ａとする）で小さい方（ｂと
する）を割算（ｂ／ａ）する割算回路と、その割
算結果（ｂ／ａ）をアドレスとして入力されたと
き、当該アドレスに記憶されていた√１＋（
ａ）２なる値を出力するテーブルメモリと、該メ
モリ出力に対しａを乗算して前記ベクトルの大き
さを出力する乗算回路とを有して成ることを特徴
とするデイジタル演算回路。 ２ 直交座標で表わされた２つのベクトル成分
（Ax，Ayとする）を与えられて当該ベクトルの
基準座標となす角度を算出するデイジタル演算回
路であつて、前記２つの成分を比較する比較回路
と、その結果判明した大きい方（ａとする）で小
さい方（ｂとする）を割算（ｂ／ａ）する割算回
路と、その割算結果（ｂ／ａ）をアドレスとして
入力されたとき、当該アドレスに記憶されていた
アーク・タンジエント値（tan-1ｂ／ａ）を出力するテ ーブルメモリとを有して成ることを特徴とするデ
イジタル演算回路。 ３ 特許請求の範囲第２項に記載のデイジタル演
算回路において、前記２つのベクトル成分
（Ax，Ay）のどちらが大きいかに従つて、前記
メモリテーブルから出力されるアーク・タンジエ
ント値をそのまま、或いはπ／２から差し引いて
出力する切換回路を備えたことを特徴とするデイ
ジタル演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049781A JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049781A JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894056A JPS5894056A (ja) | 1983-06-04 |
| JPS62549B2 true JPS62549B2 (ja) | 1987-01-08 |
Family
ID=16259069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19049781A Granted JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894056A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175727A (ja) * | 1985-01-29 | 1986-08-07 | Nichiden Mach Ltd | 関数値出力方法 |
| JPH03211663A (ja) * | 1990-01-17 | 1991-09-17 | Fuji Electric Co Ltd | ディジタルコントローラ |
| NO318992B1 (no) * | 1996-03-06 | 2005-05-30 | Matsushita Electric Industrial Co Ltd | Differensialdetekteringsmottaker |
| JP3800565B2 (ja) | 1997-02-26 | 2006-07-26 | 株式会社日本コンラックス | カード払出し装置 |
| CN113761451B (zh) * | 2020-06-05 | 2024-04-16 | 扬智科技股份有限公司 | 求平方根的方法和装置 |
-
1981
- 1981-11-30 JP JP19049781A patent/JPS5894056A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5894056A (ja) | 1983-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01125626A (ja) | 逆数計算方法 | |
| JPS62549B2 (ja) | ||
| US4785412A (en) | Double precision approximate quotient network | |
| US5367702A (en) | System and method for approximating nonlinear functions | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPH0585924B2 (ja) | ||
| US6052768A (en) | Circuit and method for modulo address generation with reduced circuit area | |
| JP2737933B2 (ja) | 除算装置 | |
| US6148319A (en) | Multiplier | |
| JPH06119167A (ja) | ディジタル信号処理回路 | |
| JPS6259828B2 (ja) | ||
| JP3053637B2 (ja) | ディジタルフィルタの演算方法 | |
| JP2589199B2 (ja) | デジタルデータの非線形変換方法及びこれを用いた信号処理装置 | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPH0410009A (ja) | デジタルデータの非線形変換方法及びこれを用いた信号処理装置 | |
| JP3078696B2 (ja) | 逆数演算装置 | |
| JP2586032B2 (ja) | アドレス計算付加装置 | |
| JPS62172430A (ja) | 割算回路 | |
| JP3528334B2 (ja) | データセレクト回路 | |
| JP2556904B2 (ja) | 高速加減算演算装置 | |
| JP3034385B2 (ja) | 楽音制御情報漸次変更回路 | |
| JPS60247735A (ja) | １０進乗算回路 | |
| JPS63206867A (ja) | デジタル信号処理装置 | |
| JPS6230654B2 (ja) | ||
| JPH01216426A (ja) | マイクロコンピュータ |