JPS6258449B2 - - Google Patents
Info
- Publication number
- JPS6258449B2 JPS6258449B2 JP56061762A JP6176281A JPS6258449B2 JP S6258449 B2 JPS6258449 B2 JP S6258449B2 JP 56061762 A JP56061762 A JP 56061762A JP 6176281 A JP6176281 A JP 6176281A JP S6258449 B2 JPS6258449 B2 JP S6258449B2
- Authority
- JP
- Japan
- Prior art keywords
- dot
- recorder
- analog signal
- digital
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D9/00—Recording measured values
- G01D9/28—Producing one or more recordings, each recording being of the values of two or more different variables
- G01D9/32—Producing one or more recordings, each recording being of the values of two or more different variables there being a common recording element for two or more variables
- G01D9/34—Producing one or more recordings, each recording being of the values of two or more different variables there being a common recording element for two or more variables the variables being recorded in a predetermined sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Recording Measured Values (AREA)
Description
【発明の詳細な説明】
本発明は、多数のデイジタルデータをデイジタ
ルアナログ（Ｄ／Ａ）変換して、多チヤンネルの
打点記録計において記録を行う場合における、打
点記録計へのアナログ信号出力方式に関するもの
である。
ルアナログ（Ｄ／Ａ）変換して、多チヤンネルの
打点記録計において記録を行う場合における、打
点記録計へのアナログ信号出力方式に関するもの
である。
多数のデイジタルデータをＤ／Ａ変換して、多
チヤンネルを有する打点記録計において記録を行
う例としては、例えば多数個所におけるデータを
デイジタルデータ伝送回線を利用してセンタに集
め、中央処理装置（CPU）において必要なデー
タ処理を行うとともに、それぞれのデイジタルデ
ータをＤ／Ａ変換して、打点記録計によつて集中
的に記録を行うことによつて、各個所におけるデ
ータの変化の状況を一目で見られるようにする場
合があげられる。
チヤンネルを有する打点記録計において記録を行
う例としては、例えば多数個所におけるデータを
デイジタルデータ伝送回線を利用してセンタに集
め、中央処理装置（CPU）において必要なデー
タ処理を行うとともに、それぞれのデイジタルデ
ータをＤ／Ａ変換して、打点記録計によつて集中
的に記録を行うことによつて、各個所におけるデ
ータの変化の状況を一目で見られるようにする場
合があげられる。
このように多数のデイジタルデータをＤ／Ａ変
換して、打点記録計によつて記録する場合におけ
るアナログ信号出力方式としては、従来、データ
の数だけのＤ／Ａ変換器を用意して、それぞれの
データを各個にＤ／Ａ変換して、打点記録計に入
力する方式が用いられていた。
換して、打点記録計によつて記録する場合におけ
るアナログ信号出力方式としては、従来、データ
の数だけのＤ／Ａ変換器を用意して、それぞれの
データを各個にＤ／Ａ変換して、打点記録計に入
力する方式が用いられていた。
第１図は、従来の打点記録計へのアナログ信号
出力方式を示すブロツク図である。同図におい
て、１はCPU、２はバス、３-1，３-2，…３-12
はＤ／Ａ変換器、４は打点記録計、１ないし１２
は第１ないし第12打点入力端子である。
出力方式を示すブロツク図である。同図におい
て、１はCPU、２はバス、３-1，３-2，…３-12
はＤ／Ａ変換器、４は打点記録計、１ないし１２
は第１ないし第12打点入力端子である。
第１図において、CPU１から出力された12チ
ヤンネルのデイジタルデータは、バス２を経て12
個のＤ／Ａ変換器３-1，３-2，…３-12に並列に入
力され、それぞれＤ／Ａ変換されてアナログ信号
を発生し、打点記録計４の第１打点入力端子１か
ら第12打点入力端子１２までにそれぞれ入力され
る。これによつて打点記録計４は、所定の順序と
時間的間隔で入力を切替えて打点記録を行う。第
１図においては、12チヤンネルのデータを12打点
記録計において記録する場合が例示されている
が、チヤンネル数が異なる場合も同様である。
ヤンネルのデイジタルデータは、バス２を経て12
個のＤ／Ａ変換器３-1，３-2，…３-12に並列に入
力され、それぞれＤ／Ａ変換されてアナログ信号
を発生し、打点記録計４の第１打点入力端子１か
ら第12打点入力端子１２までにそれぞれ入力され
る。これによつて打点記録計４は、所定の順序と
時間的間隔で入力を切替えて打点記録を行う。第
１図においては、12チヤンネルのデータを12打点
記録計において記録する場合が例示されている
が、チヤンネル数が異なる場合も同様である。
このように、従来の打点記録計へのアナログ信
号出力方式においては、各チヤンネルのアナログ
信号は常時並列に入力されており、打点記録計に
おいてこれを順次切替えて記録を行うので、チヤ
ンネル数と等しい数のＤ／Ａ変換器が必要であ
り、高価になることを免れないだけでなく、機器
が大形となり消費電力も増加する欠点があつた。
号出力方式においては、各チヤンネルのアナログ
信号は常時並列に入力されており、打点記録計に
おいてこれを順次切替えて記録を行うので、チヤ
ンネル数と等しい数のＤ／Ａ変換器が必要であ
り、高価になることを免れないだけでなく、機器
が大形となり消費電力も増加する欠点があつた。
本発明は、このような従来技術の欠点を除去し
ようとするものであつて、その目的は、使用する
Ｄ／Ａ変換器の数を極力少なくすることによつ
て、価格を低下させるとともに、機器の小形化お
よび低消費電力化を図ることが可能な方式を提供
することにある。
ようとするものであつて、その目的は、使用する
Ｄ／Ａ変換器の数を極力少なくすることによつ
て、価格を低下させるとともに、機器の小形化お
よび低消費電力化を図ることが可能な方式を提供
することにある。
この目的を達成するため、本発明の打点記録計
へのアナログ信号出力方式においては、複数のア
ナログ信号入力の切替えに同期して該複数の入力
に対応する複数の出力端子に打点同期パルスを切
替えて出力する多打点記録計において、該複数の
出力端子における打点同期パルスの発生に応じて
複数のデイジタルデータを共通ライン上に時分割
的に順次出力するとともに、単一のデイジタルア
ナログ変換器を設けて該共通ライン上のデイジタ
ルデータをデイジタルアナログ変換して前記多打
点記録計の複数のアナログ信号入力に並列に加え
るようにしたことを特徴としている。
へのアナログ信号出力方式においては、複数のア
ナログ信号入力の切替えに同期して該複数の入力
に対応する複数の出力端子に打点同期パルスを切
替えて出力する多打点記録計において、該複数の
出力端子における打点同期パルスの発生に応じて
複数のデイジタルデータを共通ライン上に時分割
的に順次出力するとともに、単一のデイジタルア
ナログ変換器を設けて該共通ライン上のデイジタ
ルデータをデイジタルアナログ変換して前記多打
点記録計の複数のアナログ信号入力に並列に加え
るようにしたことを特徴としている。
以下、実施例について説明する。
第２図は本発明の打点記録計へのアナログ信号
出力方式を示すブロツク図である。同図におい
て、第１図におけると同じ部分は同じ番号で示さ
れており、３はＤ／Ａ変換器、５はデイジタル入
力部である。
出力方式を示すブロツク図である。同図におい
て、第１図におけると同じ部分は同じ番号で示さ
れており、３はＤ／Ａ変換器、５はデイジタル入
力部である。
第３図は打点記録計における要部の構成を示す
図である。同図において１１-1，１１-2は測定個
所切替器であつて連動して切替えを行う。１２は
増幅器、１３は比較器、１４は打点同期パルス発
生器である。１ないし１２は第１ないし第12打点
入力端子であつて、第２図における端子１ないし
１２に対応している。ないしは第１ないし第
12打点位置出力端子である。
図である。同図において１１-1，１１-2は測定個
所切替器であつて連動して切替えを行う。１２は
増幅器、１３は比較器、１４は打点同期パルス発
生器である。１ないし１２は第１ないし第12打点
入力端子であつて、第２図における端子１ないし
１２に対応している。ないしは第１ないし第
12打点位置出力端子である。
第２図において、CPU１から順次出力される
12チヤンネルのデイジタルデータは、バス２を経
てＤ／Ａ変換器３に入力されてアナログ信号に変
換される。変換されて生じたアナログ信号は、打
点記録計４における第１打点入力端子１ないし第
12打点入力端子１２に並列に入力される。今、
CPU１から第１チヤンネルのデイジタルデータ
が出力されているものとする。
12チヤンネルのデイジタルデータは、バス２を経
てＤ／Ａ変換器３に入力されてアナログ信号に変
換される。変換されて生じたアナログ信号は、打
点記録計４における第１打点入力端子１ないし第
12打点入力端子１２に並列に入力される。今、
CPU１から第１チヤンネルのデイジタルデータ
が出力されているものとする。
第３図において、端子１ないし１２に並列に入
力されたアナログ信号は、測定個所切替器１１-1
を経て増幅器１２に入力され、所定の増幅を受け
て比較器１３に入力される。比較器１３において
は、図示されない平衡用摺動抵抗器の出力と増幅
器１２の出力とを比較して、誤差電圧の信号を出
力する。図示されないサーボモータは、誤差信号
によつて回転して平衡用摺動抵抗器を摺動し、比
較器１３における誤差電圧が最小になるように平
衡動作を行う。平衡動作が終つたとき、図示され
ない打点機構が動作して第１チヤンネルに対応す
る印点を行い、これによつて第１チヤンネルのデ
ータの記録が終了する。
力されたアナログ信号は、測定個所切替器１１-1
を経て増幅器１２に入力され、所定の増幅を受け
て比較器１３に入力される。比較器１３において
は、図示されない平衡用摺動抵抗器の出力と増幅
器１２の出力とを比較して、誤差電圧の信号を出
力する。図示されないサーボモータは、誤差信号
によつて回転して平衡用摺動抵抗器を摺動し、比
較器１３における誤差電圧が最小になるように平
衡動作を行う。平衡動作が終つたとき、図示され
ない打点機構が動作して第１チヤンネルに対応す
る印点を行い、これによつて第１チヤンネルのデ
ータの記録が終了する。
打点同期パルス発生器１４は、印点と同時に打
点同期パルス（約80mS）を発生する。打点同期
パルスは、測定個所切替器１１-2を経て打点位置
出力信号として、第１打点位置出力端子に出力
される。
点同期パルス（約80mS）を発生する。打点同期
パルスは、測定個所切替器１１-2を経て打点位置
出力信号として、第１打点位置出力端子に出力
される。
第２図において、端子に出力された打点位置
出力信号は、デイジタル入力部５を経て第１チヤ
ンネルのデイジタル入力（割込み入力）としてバ
ス２からCPU１に入力される。デイジタル入力
部５は、打点記録計４における信号と、CPU１
における信号とのインタフエースとして設けられ
ている。CPU１はこれによつて次の第２チヤン
ネルのデイジタルデータを出力し、以下前述と同
様にして第２チヤンネルのデータの印点が行われ
る。
出力信号は、デイジタル入力部５を経て第１チヤ
ンネルのデイジタル入力（割込み入力）としてバ
ス２からCPU１に入力される。デイジタル入力
部５は、打点記録計４における信号と、CPU１
における信号とのインタフエースとして設けられ
ている。CPU１はこれによつて次の第２チヤン
ネルのデイジタルデータを出力し、以下前述と同
様にして第２チヤンネルのデータの印点が行われ
る。
このようにして、CPU１からの前のチヤンネ
ルのデイジタルデータの印点終了ごとに、順次次
のチヤンネルのデータを出力することによつて、
打点記録計４において、12チヤンネルのアナログ
データが順次打点記録される。
ルのデイジタルデータの印点終了ごとに、順次次
のチヤンネルのデータを出力することによつて、
打点記録計４において、12チヤンネルのアナログ
データが順次打点記録される。
第４図は第２図および第３図における各部動作
を示すタイムチヤートである。同図においてａは
デイジタル入力を示し、第１チヤンネルの印点す
なわち第１印点と同時に第１チヤンネルの打点位
置出力信号がデイジタル入力部５に入力されて第
１チヤンネルのデイジタル入力が生じ、以下同様
にして第２印点、第３印点…に対応してそれぞれ
第２チヤンネル、第３チヤンネル、…のデイジタ
ル入力が生じることが示されている。またｂは
Ｄ／Ａ変換器３における出力データを示し、チヤ
ンネル１、チヤンネル２、…のデイジタルデータ
に応じて、それぞれ第１点のデータ、第２点のデ
ータ、…が順次セツトされることが示されてい
る。
を示すタイムチヤートである。同図においてａは
デイジタル入力を示し、第１チヤンネルの印点す
なわち第１印点と同時に第１チヤンネルの打点位
置出力信号がデイジタル入力部５に入力されて第
１チヤンネルのデイジタル入力が生じ、以下同様
にして第２印点、第３印点…に対応してそれぞれ
第２チヤンネル、第３チヤンネル、…のデイジタ
ル入力が生じることが示されている。またｂは
Ｄ／Ａ変換器３における出力データを示し、チヤ
ンネル１、チヤンネル２、…のデイジタルデータ
に応じて、それぞれ第１点のデータ、第２点のデ
ータ、…が順次セツトされることが示されてい
る。
なお以上においては、12チヤンネルの打点記録
計の場合について説明したが、本発明はこの場合
に限定されるものでなく、任意のチヤンネル数の
打点記録計の場合に適用され得るものであること
は言うまでもない。
計の場合について説明したが、本発明はこの場合
に限定されるものでなく、任意のチヤンネル数の
打点記録計の場合に適用され得るものであること
は言うまでもない。
以上説明したように、本発明の打点記録計への
アナログ信号出力方式においては、打点記録計に
おける打点動作と、CPUからのデイジタルデー
タの出力とをタイミングを合わせて行うことによ
つて、Ｄ／Ａ変換器を多チヤンネルのデータに対
して時分割的に使用している。従つて従来の方式
において必要としたチヤンネル数だけのＤ／Ａ変
換器を１個のＤ／Ａ変換器によつて置き換えるこ
とができ、価格を大幅に引き下げることができる
とともに、機器の小形化と低消費電力化とを図る
ことが可能であつて、極めて効果的である。
アナログ信号出力方式においては、打点記録計に
おける打点動作と、CPUからのデイジタルデー
タの出力とをタイミングを合わせて行うことによ
つて、Ｄ／Ａ変換器を多チヤンネルのデータに対
して時分割的に使用している。従つて従来の方式
において必要としたチヤンネル数だけのＤ／Ａ変
換器を１個のＤ／Ａ変換器によつて置き換えるこ
とができ、価格を大幅に引き下げることができる
とともに、機器の小形化と低消費電力化とを図る
ことが可能であつて、極めて効果的である。
第１図は従来の打点記録計へのアナログ信号出
力方式を示すブロツク図、第２図は本発明の打点
記録計へのアナログ信号出力方式を示すブロツク
図、第３図は打点記録計における要部を示す図、
第４図は第２図および第３図における各部動作を
示すタイムチヤートである。 １：中央処理装置（CPU）、２：バス、３，３
-1，３-2，…３-12：Ｄ／Ａ変換器、４：打点記録
計、５：デイジタル入力部、１１-1，１１-2：測
定個所切替器、１２：増幅器、１３：比較器、１
４：打点同期パルス発生器。
力方式を示すブロツク図、第２図は本発明の打点
記録計へのアナログ信号出力方式を示すブロツク
図、第３図は打点記録計における要部を示す図、
第４図は第２図および第３図における各部動作を
示すタイムチヤートである。 １：中央処理装置（CPU）、２：バス、３，３
-1，３-2，…３-12：Ｄ／Ａ変換器、４：打点記録
計、５：デイジタル入力部、１１-1，１１-2：測
定個所切替器、１２：増幅器、１３：比較器、１
４：打点同期パルス発生器。
Claims (1)
- １ 複数のアナログ信号入力の切替えに同期して
該複数の入力に対応する複数の出力端子に打点同
期パルスを切替えて出力する多打点記録計におい
て、該複数の出力端子における打点同期パルスの
発生に応じて複数のデイジタルデータを共通ライ
ン上に時分割的に順次出力するとともに、単一の
デイジタルアナログ変換器を設けて該共通ライン
上のデイジタルデータをデイジタルアナログ変換
して前記多打点記録計の複数のアナログ信号入力
に並列に加えるようにしたことを特徴とする打点
記録計へのアナログ信号出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176281A JPS57175910A (en) | 1981-04-23 | 1981-04-23 | Analog signal outputting system to point striking recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6176281A JPS57175910A (en) | 1981-04-23 | 1981-04-23 | Analog signal outputting system to point striking recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57175910A JPS57175910A (en) | 1982-10-29 |
| JPS6258449B2 true JPS6258449B2 (ja) | 1987-12-05 |
Family
ID=13180469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6176281A Granted JPS57175910A (en) | 1981-04-23 | 1981-04-23 | Analog signal outputting system to point striking recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57175910A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544858A (en) * | 1978-09-27 | 1980-03-29 | Yokogawa Hokushin Electric Corp | Recorder |
-
1981
- 1981-04-23 JP JP6176281A patent/JPS57175910A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57175910A (en) | 1982-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6258449B2 (ja) | ||
| SU1236452A1 (ru) | Многоканальное устройство дл регистрации информации | |
| JPH0769996B2 (ja) | 同時計測デ−タの伝送方式 | |
| SU995311A1 (ru) | Многоканальный цифроаналоговый преобразователь | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPH051773Y2 (ja) | ||
| JP2503518B2 (ja) | 打点式記録装置 | |
| JPS5810921A (ja) | アナログデイジタル変換方式 | |
| JPS59100397U (ja) | 電力回路計測装置 | |
| JP3306191B2 (ja) | 記録装置 | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| SU824119A1 (ru) | Селекторный преобразователь врем - АМплиТудА | |
| SU1011623A1 (ru) | Устройство дл регистрации информации | |
| JPS61275619A (ja) | 多ペンレコ−ダ | |
| EP0586113A2 (en) | Analog-to-digital converter | |
| JP2749057B2 (ja) | シーケンスコントローラ | |
| SU1700561A1 (ru) | Устройство дл ввода информации | |
| SU658586A1 (ru) | Многоканальный преобразователь напр жени в код | |
| SU911575A1 (ru) | Устройство дл регистрации аналоговых сигналов | |
| SU1015408A1 (ru) | Устройство дл цифровой регистрации | |
| JPH057543Y2 (ja) | ||
| US3185977A (en) | Analog to digital converters | |
| JPS61179619A (ja) | 信号変換器 | |
| JPS58213524A (ja) | デイジタル−アナログ変換器 | |
| JPS59212776A (ja) | 電子式波形記録器 |