JPS62606B2 - - Google Patents
Info
- Publication number
- JPS62606B2 JPS62606B2 JP54105510A JP10551079A JPS62606B2 JP S62606 B2 JPS62606 B2 JP S62606B2 JP 54105510 A JP54105510 A JP 54105510A JP 10551079 A JP10551079 A JP 10551079A JP S62606 B2 JPS62606 B2 JP S62606B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- bias
- class
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明はプツシユプル増幅回路に関する。[Detailed description of the invention] The present invention relates to push-pull amplifier circuits.
従来プツシユプル増幅回路としては、バイアス
条件によりA級、AB級、B級に大別される。 Conventional push-pull amplifier circuits are roughly classified into class A, class AB, and class B depending on bias conditions.
AB級及びB級プツシユプル増幅回路ではバイ
アス電流は少ないので、熱損失は小さいが、入力
信号により出力トランジスタは交互に導通、非導
通状態になるのでスイツチング歪みを生じる欠点
がある。 In class AB and class B push-pull amplifier circuits, the bias current is small, so the heat loss is small, but the input signal causes the output transistor to alternately become conductive and non-conductive, resulting in switching distortion.
又、トランジスタプツシユプル増幅回路に於け
るコレクタ電流IC対ベースエミツタ間電圧VBE
特性(以下IC−VBE特性という)の立上りの非
直線性から生じるクロス・オーバー歪みに関して
はバイアス条件をどの様に設定しても、合成伝達
特性は直線にはならず、A級、AB級及びB級の
いずれの場合にもクロス・オーバー歪みは皆無に
はならない事が知られている。特に熱損失の小さ
いB級の場合にクロス・オーバー歪みは顕著であ
る。 Also, collector current I C vs. base-emitter voltage V BE in a transistor push-pull amplifier circuit.
Regarding crossover distortion caused by non-linearity in the rise of the characteristics (hereinafter referred to as I C -V BE characteristics), no matter how you set the bias conditions, the composite transfer characteristics will not be linear, and will not be linear in class A, AB It is known that cross-over distortion cannot be completely eliminated in both class and B-class cases. Cross-over distortion is particularly noticeable in the case of class B, which has low heat loss.
本発明の目的は従来のプツシユプル増幅回路に
於ける上述の様なスイツチング歪又はクロスオー
バー歪み、又はそのいずれをも減少させうるプツ
シユプル増幅回路を提供するものである。 An object of the present invention is to provide a push-pull amplifier circuit that can reduce switching distortion and/or crossover distortion as described above in conventional push-pull amplifier circuits.
この目的を達成する為本発明によるプツシユプ
ル増幅回路は、プツシユプル接続された第1及び
第2のトランジスタの各ベースと出力点との間に
整流素子を介して所定電圧を印加するバイアス補
正手段と、上記各ベースにバイアスを印加する手
段とを有するもので、以下実施例に従つて詳細に
説明する。 In order to achieve this object, the push-pull amplifier circuit according to the present invention includes bias correction means for applying a predetermined voltage via a rectifier between the bases of the first and second transistors connected in a push-pull manner and the output point; The device has means for applying a bias to each of the bases, and will be described in detail below in accordance with embodiments.
第1図は本発明の一実施例であり、プツシユプ
ル出力トランジスタであるNPNトランジスタTr1
及びPNPトランジスタTr2のエミツタは各々エミ
ツタ抵抗R1及びR2を介して出力点Qに共通接続
される。この出力トランジスタTr1及びTr2の両
ベース間にはそれぞれ抵抗R3及びR4を介して出
力トランジスタのベースバイアスを与える為の基
準電圧源E1が接続される。 FIG. 1 shows an embodiment of the present invention, in which an NPN transistor Tr 1 is a push-pull output transistor.
The emitters of the PNP transistors Tr2 and Tr2 are commonly connected to the output point Q via emitter resistors R1 and R2 , respectively. A reference voltage source E 1 for applying a base bias to the output transistors is connected between the bases of the output transistors Tr 1 and Tr 2 via resistors R 3 and R 4 , respectively.
又出力トランジスタTr1のベースと出力点Qと
の間にダイオードD1及び基準電圧源E2の直列接
続から成るバイアス補正回路1が設けられ更に出
力トランジスタTr2のベースと出力点Qとの間に
ダイオードD2及び基準電圧源E3の直列接続から
成るバイアス補正回路2が設けられる。 Furthermore, a bias correction circuit 1 consisting of a diode D 1 and a reference voltage source E 2 connected in series is provided between the base of the output transistor Tr 1 and the output point Q, and further between the base of the output transistor Tr 2 and the output point Q. A bias correction circuit 2 consisting of a diode D 2 and a reference voltage source E 3 connected in series is provided.
ここでダイオードD1のカソードはトランジス
タTr1のベースに接続され、ダイオードD2のアノ
ードはトランジスタTr2のベースに接続される。 Here, the cathode of diode D1 is connected to the base of transistor Tr1 , and the anode of diode D2 is connected to the base of transistor Tr2 .
この様な回路構成に於て無入力信号時には出力
トランジスタにB級程度のバイアス電流を与える
様に基準電圧源E1を設定する。その時ダイオー
ドD1及びD2には微少の電流を流し、両ダイオー
ドD1及びD2が非導通状態に近い導通状態になる
様に基準電圧源E2及びE3を設定する。 In such a circuit configuration, the reference voltage source E1 is set so as to apply a bias current of approximately class B to the output transistor when there is no input signal. At that time, a small current is passed through the diodes D 1 and D 2 , and the reference voltage sources E 2 and E 3 are set so that both the diodes D 1 and D 2 are in a conductive state close to a non-conductive state.
今第2図に従つて出力トランジスタTr1の動作
について考える。入力信号Viの正の半サイクル
については、負荷電流は電源+Bから出力トラン
ジスタTr1及びエミツタ抵抗R1を通つて負荷RL
に流れる。ここで出力トランジスタTr1及びTr2
のベースP1及びP2の電位をVP1及びVP2とし、出
力点Qの電位をVQとし出力点Qから見たベース
P1及びP2の電位、即ちトランジスタTr1及びTr2
のバイアス電圧をVQP1及びVQP2とする。 Now consider the operation of the output transistor Tr1 according to FIG. For the positive half cycle of the input signal V i , the load current flows from the power supply +B through the output transistor Tr 1 and the emitter resistor R 1 to the load R L
flows to where the output transistors Tr 1 and Tr 2
Let the potentials of the bases P 1 and P 2 be V P1 and V P2 , and let the potential of the output point Q be V Q , and
The potential of P 1 and P 2 , i.e. transistors Tr 1 and Tr 2
The bias voltages of V QP1 and V QP2 are assumed to be V QP1 and V QP2 .
ここでバイアスVQP1を第2図実線イの如く設
定する。すると、入力信号Viの正の半サイクル
の場合バイアスVQP1は上昇するので、ダイオー
ドD1は非導通状態となり、バイアス補正回路1
は切り離されこの場合トランジスタTr1は通常の
B級又はAB級動作におけると同様導通状態とな
る。入力信号Viの負の半サイクルではダイオー
ドD1は常に導通状態にあり上記バイアス電圧VQ
P1は入力信号Vi、負荷RL抵抗R3及び基準電圧源
E2の値によつて定まる正の値となるからTr1は導
通状態である。ここでダイオードD1の順方向電
圧も関与しているが、これは抵抗R3の値により
変化するので抵抗R3に包含して考える。 Here, the bias V QP1 is set as shown by the solid line A in Figure 2. Then, in the case of a positive half cycle of the input signal V i , the bias V QP1 increases, so the diode D 1 becomes non-conductive, and the bias correction circuit 1
is disconnected, and in this case transistor Tr 1 becomes conductive as in normal class B or AB operation. During the negative half cycle of the input signal V i , the diode D 1 is always conductive and the bias voltage V Q
P1 is input signal V i , load R L resistor R 3 and reference voltage source
Since it is a positive value determined by the value of E 2 , Tr 1 is in a conductive state. The forward voltage of the diode D1 is also involved here, but since it changes depending on the value of the resistor R3 , it is considered to be included in the resistor R3 .
なお駆動増幅器A1の出力抵抗は抵抗R3の値に
対し十分に小さいものとした。 Note that the output resistance of the drive amplifier A1 was set to be sufficiently smaller than the value of the resistor R3 .
この様に出力トランジスタTr1がいかなる入力
信号に対しても常に導通状態であり、従つてスイ
ツチング歪を生ずることはなく損失もほぼB級ア
ンプ並みである。この場合バイアス電圧VQP1は
第2図の実線イの如く常にVQP1>0であれば良
いので、これは基準電圧源E2、無信号時のダイ
オードD1の順方向電圧VFD1及び抵抗R3の値を適
当に選ぶ事により達成出来る。 In this way, the output transistor Tr1 is always in a conductive state for any input signal, so that switching distortion does not occur and the loss is almost the same as that of a class B amplifier. In this case, the bias voltage V QP1 should always be V QP1 > 0 as shown by the solid line A in Figure 2, so this is based on the reference voltage source E 2 , the forward voltage V FD1 of the diode D 1 when there is no signal, and the resistor R This can be achieved by choosing the value of 3 appropriately.
又トランジスタTr1の無信号時のバイアス電圧
VQP1はE2−VFD1となるのでE2−VFD1を小さく
設定することで無信号時のバイアス電流を少なく
(即ち熱損失を小さく)することが出来る。 Also, the bias voltage V QP1 of the transistor Tr 1 when there is no signal is E 2 -V FD1 , so by setting E 2 -V FD1 small, the bias current when there is no signal can be reduced (that is, the heat loss can be reduced). I can do it.
またこの時の出力トランジスタTr1のIC−VB
E特性の変化を描いたのが第3図の実線イであ
る。 Also, at this time, I C −V B of the output transistor Tr 1
The solid line A in Figure 3 depicts the change in the E characteristic.
又第2図第3図の点線ロは抵抗R3を小さくし
た場合を示し、小さくすればするほど従来のB級
アンプの出力トランジスタTr1のIC−VBE特性
に近ずきバイアス電圧は斜線部ニの様にトランジ
スタTr1をオフとする部分が生ずる。 Also, the dotted line B in Figures 2 and 3 shows the case where the resistor R 3 is made smaller, and the smaller it is, the closer the bias voltage becomes to the I C -V BE characteristic of the output transistor Tr 1 of a conventional class B amplifier. There is a portion where the transistor Tr 1 is turned off, as shown in the shaded area D.
同じく点線ハは抵抗R3を大きくした場合を示
す。第3図よりE2及び抵抗R3の値を適当に選ぶ
ことにより出力トランジスタTr1のIC−VBE特
性を自由に設定することが出来ることがわかる。 Similarly, the dotted line C shows the case where the resistance R 3 is increased. It can be seen from FIG. 3 that the I C -V BE characteristic of the output transistor Tr 1 can be freely set by appropriately selecting the values of E 2 and resistor R 3 .
この場合例えばIC−VBE特性を2乗特性に近
くなる様に選べば周知の様にクロスオーバー歪み
を軽減出来る。 In this case, for example, if the I C -V BE characteristic is selected to be close to a square-law characteristic, crossover distortion can be reduced as is well known.
以上の説明は出力トランジスタTr2についても
同様であるから詳細な説明は省略するが基準電圧
源E3、無入力信号時のダイオードD2の順方向電
圧及び抵抗R4の値を適当に選ぶ事により、バイ
アス電流を少なくし、いかなる入力信号に対して
も導通状態に出来、又IC−VBE特性を上述の様
に2乗特性になる様にしてクロスオーバ歪みを軽
減出来る。又スイツチング歪みによる悪影響があ
まり大きくない場合は必ずしもバイアス電圧VQP
1を常にゼロ以上とする必要はなく、IC−VBE特
性を2乗特性に近ずけるだけでクロスオーバー歪
みを減ずることができる。 The above explanation is the same for the output transistor Tr 2 , so a detailed explanation will be omitted, but the value of the reference voltage source E 3 , the forward voltage of the diode D 2 when there is no input signal, and the value of the resistor R 4 should be appropriately selected. As a result, the bias current can be reduced and conduction can be achieved for any input signal, and crossover distortion can be reduced by making the I C -V BE characteristic a square-law characteristic as described above. Also, if the adverse effects of switching distortion are not very large, the bias voltage V QP
It is not necessary to always make 1 greater than zero, and crossover distortion can be reduced simply by making the I C -V BE characteristic closer to the square characteristic.
以上の説明により、第1図の回路構成でバイア
ス電流が少なく(即ち熱損失が小さい)スイツチ
ング歪を生じない、更にクロスオーバー歪みの少
ないプツシユプル増幅器を達成することが出来る
ことがわかる。 From the above explanation, it can be seen that with the circuit configuration shown in FIG. 1, it is possible to achieve a push-pull amplifier with low bias current (that is, low heat loss), no switching distortion, and low crossover distortion.
又以上の説明に於ては出力トランジスタとして
は1段のプツシユプル出力で説明したが、複数段
のプツシユプル出力(例えばダーリントン接続、
トリプルダーリントン接続等)でも良い。 Also, in the above explanation, the output transistor is a single-stage push-pull output, but multiple stages of push-pull output (for example, Darlington connection,
triple darlington connection, etc.) may also be used.
第4図は本発明による具体的実施例であり、第
1図の回路と原理的に同じであり、第1図と同じ
個所は同じ記号を用いている。第1図の基準電圧
源E1として抵抗R14,R15、ダイオードD7,D8と
抵抗R16,R17との直列回路を用いた。抵抗R14及
びR17と共に関連して出力トランジスタTr1及び
Tr2のベースバイアス電圧を与えている。又基準
電圧源E2及びE3として抵抗R7,R8,R9,R10,
R13、ダイオードD5,D6とトランジスタTr5,Tr6
とより成る定電流回路により抵抗R11とダイオー
ドD3とに電圧降下を生じさせて基準電圧源E2を
得、又抵抗R12とダイオードD4とに電圧降下を生
じさせて基準電圧源E3を得る。又出力トランジ
スタはトランジスタTr3及びTr4、エミツタ抵抗
R5及びR6を追加してダーリントン接続してい
る。尚ダイオードD7及びD8は出力トランジスタ
の温度保障用、ダイオードD3及びD4はダイオー
ドD1及びD2の温度保障用である。動作について
は第1図と同様であるから説明を省略する。な
お、第1図第4図においてダイオードD1及びD2
として直列に複数のダイオードを接続したり、抵
抗を接続したものを用いてもよい。 FIG. 4 shows a specific embodiment of the present invention, which is basically the same as the circuit shown in FIG. 1, and the same parts as in FIG. 1 are denoted by the same symbols. As the reference voltage source E 1 in FIG. 1, a series circuit of resistors R 14 , R 15 , diodes D 7 , D 8 and resistors R 16 , R 17 was used. Associated with the resistors R 14 and R 17 are the output transistors Tr 1 and
Provides base bias voltage for Tr 2 . Also, as reference voltage sources E 2 and E 3 , resistors R 7 , R 8 , R 9 , R 10 ,
R 13 , diodes D 5 , D 6 and transistors Tr 5 , Tr 6
By creating a voltage drop across the resistor R 11 and the diode D 3 through a constant current circuit consisting of the following, a reference voltage source E 2 is obtained, and by creating a voltage drop across the resistor R 12 and the diode D 4 , the reference voltage source E Get 3 . Also, the output transistors are transistors Tr 3 and Tr 4 , and emitter resistance.
Darlington is connected by adding R 5 and R 6 . Note that the diodes D 7 and D 8 are used to guarantee the temperature of the output transistor, and the diodes D 3 and D 4 are used to guarantee the temperature of the diodes D 1 and D 2 . Since the operation is the same as that shown in FIG. 1, the explanation will be omitted. In addition, in Fig. 1 and Fig. 4, diodes D 1 and D 2
Alternatively, a plurality of diodes connected in series or a resistor connected may be used.
第5図は本発明による他の具体的実施例であ
り、第4図のダイオードD1及びD2を各々トラン
ジスタTr7及びTr8に置きかえたものである。ト
ランジスタTr7及びTr8の代りに複数のトランジ
スタを直列接続したもの(例えばダーリントン接
続等)を用いたり、トランジスタTr7及びTr8の
エミツタに直列に複数のダイオードを接続したり
抵抗を接続することもできる。 FIG. 5 shows another specific embodiment according to the present invention, in which the diodes D 1 and D 2 of FIG. 4 are replaced with transistors Tr 7 and Tr 8 , respectively. Instead of transistors Tr 7 and Tr 8 , use a series connection of multiple transistors (for example, Darlington connection), or connect multiple diodes or resistors in series to the emitters of transistors Tr 7 and Tr 8 . You can also do it.
第6図はクロスオーバー歪を更に小さくする為
の実施例で出力トランジスタTr1のベースP1と出
力点Qとの間に複数のバイアス補正回路11,1
3及び15を接続し更に出力トランジスタTr2の
ベースP2と出力点Qとの間に複数のバイアス補正
回路12,14及び16を接続する。第6図の回
路は第1図の回路の利点はそのまゝで、出力トラ
ンジスタのIC−VBE特性の立上りの非直線性を
より細かく補正して前述の如く2乗特性に近づけ
クロス・オーバー歪みをより小さくしようとする
ものである。 FIG. 6 shows an embodiment for further reducing crossover distortion, in which a plurality of bias correction circuits 11, 1 are connected between the base P 1 of the output transistor Tr 1 and the output point Q.
Furthermore, a plurality of bias correction circuits 12, 14 and 16 are connected between the base P 2 of the output transistor Tr 2 and the output point Q. The circuit shown in Fig. 6 maintains the advantages of the circuit shown in Fig. 1, but more finely corrects the non-linearity of the rise of the I C -V BE characteristic of the output transistor, and approaches the square characteristic as described above by cross-linking. This is intended to further reduce overdistortion.
なおバイアス補正回路11〜16における直列
抵抗R31〜R36は折れ線近似特性を曲線に近ずける
為の調整用である。第6図の回路において、第1
図の回路と同じ様に、先ず出力トランジスタTr1
について考える。無入力信号時にはダイオード
D15のみ導通状態になる様に基準電圧源E11,
E13,E15を説定する。今E15>E13>E11として入
力信号の1サイクルについて出力点Q点から見た
P1点の電位VQP1を描くと第7図のホの様にな
る。この時出力トランジスタTr1が常に導通状態
になる様に基準電圧源E11,E13,E15、抵抗R3,
R31,R33,R35及び無入力信号時のダイオードD15
の順方向電圧VFD15を適当に選ぶ。またこの時の
出力トランジスタTr1のIC−VBE特性の変化を
描いたものがそれぞれ第8図の実線ホであり、第
7図、第8図の点線ヘはバイアス補正回路11,
12,13,14,15,16を取り外してトラ
ンジスタTr1を通常のB級動作させた場合の特性
示す。 Note that the series resistors R 31 to R 36 in the bias correction circuits 11 to 16 are used for adjustment to bring the polygonal line approximation characteristics closer to a curved line. In the circuit of Fig. 6, the first
As in the circuit shown in the figure, first the output transistor Tr 1
think about. Diode when there is no input signal
Reference voltage source E 11 , so that only D 15 becomes conductive
Explain E 13 and E 15 . Now E 15 > E 13 > E 11 , as seen from the output point Q for one cycle of the input signal.
If we draw the potential V QP1 at one point P, it will look like E in Figure 7. At this time, reference voltage sources E 11 , E 13 , E 15 , resistors R 3 ,
R 31 , R 33 , R 35 and diode D 15 when there is no input signal
Forward voltage V FD15 is appropriately selected. Also, the changes in the I C -V BE characteristics of the output transistor Tr 1 at this time are shown by the solid line H in FIG. 8, and the dotted lines in FIGS.
The characteristics are shown when transistors 12, 13, 14, 15, and 16 are removed and transistor Tr 1 is operated in normal class B operation.
この時E15−VFD15の値を小さく設定するとバ
イアス電流を全体に少なくする事が出来る。 At this time, if the value of E 15 -V FD15 is set to a small value, the overall bias current can be reduced.
この様に基準電圧源E11,E13,E15、抵抗R3,
R31,R33,R35を適当に選ぶことにより折れ線近
似によりトランジスタTr1のIC−VBE特性をよ
り正確に2乗特性に近づけることが出来クロス・
オーバー歪みの原因となるIC−VBE特性の立ち
上りの非直線性をより軽減する事が出来る。出力
トランジスタTr2についても同様にしてバイアス
電流を少なくし、いかなる入力信号に対しても導
通状態にありIC−VBE特性をより正確に2乗特
性に近づけてクロスオーバー歪を軽減する事が出
来る。 In this way, the reference voltage sources E 11 , E 13 , E 15 , the resistors R 3 ,
By appropriately selecting R 31 , R 33 , and R 35 , the I C -V BE characteristic of transistor Tr 1 can be more accurately approximated to the square characteristic by polygonal line approximation.
It is possible to further reduce the nonlinearity of the rise of the I C -V BE characteristic, which causes overdistortion. In the same way, the bias current of output transistor Tr 2 is reduced, and it remains conductive for any input signal, making the I C -V BE characteristic more accurately close to the square-law characteristic and reducing crossover distortion. I can do it.
以上の様に第6図の回路構成で・バイアス電流
が少なく(即ち熱損失が小さい)スイツチング歪
を生じない。更にクロスオーバー歪のより少ない
プツシユプル増幅器を達成することが出来る。尚
第6図の回路構成ではプツシユプル出力トランジ
スタの片側のトランジスタに対して3つのバイア
ス補正回路を用いたがバイアス補正回路は3つに
かぎらず多数用いる事が出来るのは明らかであ
る。 As described above, with the circuit configuration shown in FIG. 6, the bias current is small (that is, the heat loss is small), and switching distortion does not occur. Furthermore, a push-pull amplifier with less crossover distortion can be achieved. In the circuit configuration shown in FIG. 6, three bias correction circuits are used for one side of the push-pull output transistor, but it is clear that the number of bias correction circuits is not limited to three and that a large number of bias correction circuits can be used.
第9図は本発明による更に他の具体的実施例で
あり、第6図の回路と原理は同じである。第6図
に於ける回路中のダイオードD11,D12,D13,
D14,D15,D16の代りにTr17,Tr18,Tr9,Tr10,
Tr11,Tr12を用いている。また基準電圧源E11,
E13,E15の代りにダイオードD3及び抵抗R11によ
る電圧降下、R23,D3及びR11の電圧降下、及び
R22,R23,D3及びR11の電圧降下を用いている。
基準電圧源E14,E16,E18、についても同様にD4
及びR12の電圧降下、R24,D4、及びR12の電圧降
下、R25,R24,D4及びR12の電圧降下を用いてい
る。 FIG. 9 shows yet another specific embodiment of the present invention, and the principle is the same as the circuit shown in FIG. 6. Diodes D 11 , D 12 , D 13 , in the circuit in FIG.
Tr 17 , Tr 18 , Tr 9 , Tr 10 , instead of D 14 , D 15 , D 16
Tr 11 and Tr 12 are used. Also, the reference voltage source E 11 ,
Voltage drop due to diode D 3 and resistor R 11 instead of E 13 , E 15 , voltage drop across R 23 , D 3 and R 11 , and
The voltage drops of R 22 , R 23 , D 3 and R 11 are used.
Similarly, D 4 is applied to the reference voltage sources E 14 , E 16 , E 18 .
and the voltage drop of R 12 , the voltage drop of R 24 , D 4 , and R 12 , and the voltage drop of R 25 , R 24 , D 4 , and R 12 are used.
以上の説明においては主にAB級又はB級に相
当するバイアス電圧を印加してもスイツチング歪
を起させず、又クロスオーバー歪を軽減する場合
について説明したが、本発明はこれに限らず、A
級動作並みのバイアスを与える場合においてクロ
スオーバー歪をさらに減少させる為に用いること
が出来ることは以上の説明から明らかである。 In the above explanation, the case was mainly explained in which switching distortion does not occur even if a bias voltage corresponding to class AB or B class is applied, and crossover distortion is reduced, but the present invention is not limited to this. A
It is clear from the above explanation that it can be used to further reduce crossover distortion when applying a bias equivalent to that of a class operation.
又本発明はB級又はAB級で動作させることが
出来、この場合スイツチング歪はなくならないが
クロスオーバー歪を軽減出来る。 Furthermore, the present invention can be operated in class B or class AB, in which case switching distortion cannot be eliminated, but crossover distortion can be reduced.
以上説明した様に本発明によるスイツチング歪
又はクロス・オーバー歪み、又はそのいずれをも
小さく出来るプツシユプル増幅回路が実現出来
る。 As explained above, according to the present invention, a push-pull amplifier circuit that can reduce switching distortion, crossover distortion, or both can be realized.
尚今までの説明では出力のトランジスタとして
はバイポーラ・トランジスタであつたが、電界効
果トランジスタでも同様の効果があるのは明らか
である。 In the explanation so far, a bipolar transistor has been used as the output transistor, but it is clear that a field effect transistor can have the same effect.
第1図は本発明の一実施例を示す回路図、第2
図及び第3図は第1図の回路動作を説明する為の
線図、第4図は本発明による具体的実施例を示す
回路図、第5図は本発明による他の具体的実施例
を示す回路図、第6図はクロスオーバー歪みを更
に小さくする為の本発明の一実施例を示す回路
図、第7図及び第8図は第6図の回路の動作を説
明する為の線図、第9図は本発明による更に他の
具体的実施例を示す回路図である。
図中Tr1及びTr2はトランジスタ、D1,D2,D11
〜D16はダイオード、E1〜E3,E11〜E16は基準電
圧源、RLは負荷抵抗である。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
3 and 3 are diagrams for explaining the circuit operation of FIG. 1, FIG. 4 is a circuit diagram showing a specific embodiment according to the present invention, and FIG. 5 is a diagram showing another specific embodiment according to the present invention. 6 is a circuit diagram showing an embodiment of the present invention to further reduce crossover distortion, and FIGS. 7 and 8 are diagrams for explaining the operation of the circuit shown in FIG. 6. , FIG. 9 is a circuit diagram showing still another specific embodiment of the present invention. In the figure, Tr 1 and Tr 2 are transistors, D 1 , D 2 , D 11
~ D16 are diodes, E1 ~ E3 , E11 ~ E16 are reference voltage sources, and R L is a load resistance.
Claims (1)
第1及び第2のトランジスタからなるプツシユプ
ル増幅回路において、上記第1のトランジスタの
ベースと上記共通出力点との間に並列に接続され
た第1の直流電源と第1の整流素子からなり上記
第1のトランジスタのベースエミツタ間を順方向
にバイアスする第1のバイアス回路と、上記第2
のトランジスタのベースと上記共通出力点との間
に並列に接続された第2の直流電源と第2の整流
素子からなり上記第2のトランジスタのベースエ
ミツタ間を順方向にバイアスする第2のバイアス
回路と、一端がそれぞれ上記第1及び第2のトラ
ンジスタのベースに接続された第1及び第2の抵
抗器と、該第1の抵抗器の他端と第2の抵抗器の
他端との間に接続され上記第1及び第2のトラン
ジスタをB級ないしAB級にバイアスする第3の
直流電源と、上記第1及び第2の抵抗器を介して
上記第1及び第2のトランジスタのベースに共通
入力信号を印加する駆動段増幅器とを有し、該駆
動段増幅器の出力インピーダンスを上記第1及び
第2の抵抗器の抵抗値より充分小さいものとする
ことを特徴とするプツシユプル増幅回路。1. In a push-pull amplifier circuit consisting of a first and a second transistor whose emitters are each connected to a common output point, a first direct current connected in parallel between the base of the first transistor and the common output point. a first bias circuit comprising a power supply and a first rectifying element and forward biasing between the base and emitter of the first transistor;
a second bias circuit that forward biases between the base and emitter of the second transistor, the second bias circuit comprising a second DC power supply and a second rectifying element connected in parallel between the base of the transistor and the common output point; and first and second resistors whose one ends are respectively connected to the bases of the first and second transistors, and between the other end of the first resistor and the other end of the second resistor. a third DC power supply that is connected to and biases the first and second transistors to class B or class AB; and a third DC power supply that is connected to the bases of the first and second transistors via the first and second resistors. A push-pull amplifier circuit comprising: a drive stage amplifier to which a common input signal is applied, and the output impedance of the drive stage amplifier is made sufficiently smaller than the resistance values of the first and second resistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551079A JPS5630306A (en) | 1979-08-21 | 1979-08-21 | Push-pull amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10551079A JPS5630306A (en) | 1979-08-21 | 1979-08-21 | Push-pull amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5630306A JPS5630306A (en) | 1981-03-26 |
| JPS62606B2 true JPS62606B2 (en) | 1987-01-08 |
Family
ID=14409590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10551079A Granted JPS5630306A (en) | 1979-08-21 | 1979-08-21 | Push-pull amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5630306A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700748A (en) * | 1985-11-18 | 1987-10-20 | Otis Elevator Company | Pressure-referenced programmed flow control in a hydraulic valve |
| JPH0636793Y2 (en) * | 1987-10-26 | 1994-09-28 | 株式会社モンベル | Sleeping bag |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114069A (en) * | 1978-02-24 | 1979-09-05 | Pioneer Electronic Corp | Low frequency amplifier |
| JPS568816A (en) * | 1979-07-04 | 1981-01-29 | Fujitsu Ltd | Manufacture of amorphous silicon film |
-
1979
- 1979-08-21 JP JP10551079A patent/JPS5630306A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5630306A (en) | 1981-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3622899A (en) | High-voltage power amplifier circuit | |
| US4313065A (en) | Switching circuit with MOS field effect transistor | |
| US4249136A (en) | PWM Signal power amplifier | |
| JP2730767B2 (en) | Voltage-to-current converter | |
| US4827223A (en) | Buffer amplifier | |
| US4401954A (en) | Power amplifier | |
| JPH0127601B2 (en) | ||
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4266149A (en) | Pulse signal amplifier | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP3162732B2 (en) | Amplifier circuit | |
| JPS62606B2 (en) | ||
| US4205273A (en) | Pulse signal amplifier | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| HK88691A (en) | Amplifier arrangement | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| HK89191A (en) | Amplifier arrangement | |
| US4937478A (en) | Circuit configuration for low-distortion signal switching | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| JPS6221070Y2 (en) | ||
| JPS6325775Y2 (en) | ||
| JP2536047Y2 (en) | amplifier | |
| JPS6119545Y2 (en) | ||
| JPS6119544Y2 (en) | ||
| JPS6119548Y2 (en) |