JPS6261183B2 - - Google Patents
Info
- Publication number
- JPS6261183B2 JPS6261183B2 JP56018985A JP1898581A JPS6261183B2 JP S6261183 B2 JPS6261183 B2 JP S6261183B2 JP 56018985 A JP56018985 A JP 56018985A JP 1898581 A JP1898581 A JP 1898581A JP S6261183 B2 JPS6261183 B2 JP S6261183B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- timing signal
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1438—Negotiation of transmission parameters prior to communication
- H04L5/1446—Negotiation of transmission parameters prior to communication of transmission speed
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置における通信制御装
置に関し、特に独立同期方式(キヤラクタ同期方
式およびビツト同期方式を含む)直流通信回路の
送・受信タイミング信号の供給手段に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a communication control device in a data processing device, and in particular to transmission/reception timing of a DC communication circuit using an independent synchronization method (including a character synchronization method and a bit synchronization method). This invention relates to signal supply means.
従来、中央処理装置に複数の端末装置等を接続
する通信制御装置は、変復調装置を使用して端末
装置等を接続すると、変復調装置にはタイミング
信号供給手段が備わつているため、そのタイミン
グ信号を利用してデータの送・受信タイミングを
とることができる。しかし、この種の通信制御装
置で変復調装置等を使用せずに相手側装置と直流
伝送路で直接接続する場合には、送・受間の同期
をとるため第1図aに示すように、通信制御装置
CCUの回線接続アダプタLAと相手側装置との間
に発振器等の外部付加回路を接続して、その発振
出力をタイミング線により前記回線接続アダプタ
LAおよび相手側に供給することによつて送受信
のタイミングに使用していた。特に時分割多重回
線に使用する場合は同期は必要条件である。
Conventionally, a communication control device that connects a plurality of terminal devices, etc. to a central processing unit uses a modem to connect the terminal devices, and since the modem is equipped with a timing signal supply means, the timing signal is can be used to determine the timing of data transmission and reception. However, when this type of communication control device is directly connected to the other device via a DC transmission line without using a modulation/demodulation device, etc., in order to synchronize the transmission and reception, as shown in Figure 1a, Communication control device
An external additional circuit such as an oscillator is connected between the line connection adapter LA of the CCU and the other device, and its oscillation output is sent to the line connection adapter via a timing line.
It was used for sending and receiving timing by supplying it to the LA and the other party. Synchronization is a necessary condition, especially when used in time division multiplexed circuits.
上述のような構成では回線接続アダプタ等には
一切変更を加えずに接続できるが、外部付加回路
を備えるためハードウエア量が増大し、装置が大
型になるという欠点がある。また、通信速度を変
更する場合は、外部付加回路の取替え、またはス
イツチ等によつて人手で変更する必要があるた
め、誤設定のおそれがあり、また接続誤り等の危
険がある。
Although the configuration described above can be connected without making any changes to the line connection adapter or the like, it has the disadvantage that the amount of hardware increases due to the provision of an external additional circuit, making the device larger. In addition, when changing the communication speed, it is necessary to replace an external additional circuit or manually change it using a switch, etc., so there is a risk of incorrect settings and connection errors.
本発明の目的は、外部付加回路を用いないでタ
イミング回路を内蔵し、かつ、通信速度の変更お
よび内外タイミング信号の切替等を自由に誤りな
く行うことができ、小型化が可能な通信制御装置
を提供することにある。 An object of the present invention is to provide a communication control device that has a built-in timing circuit without using an external additional circuit, can change the communication speed, switch internal and external timing signals, etc. freely and without error, and can be miniaturized. Our goal is to provide the following.
本発明の通信制御装置は、複数の回線を中央処
理装置に接続する通信制御装置において、通信速
度の異なる複数の送・受信用タイミング信号を発
生するタイミング信号発生器と、該タイミング信
号発生器の出力信号を択一的に選択して出力する
周波数選択回路と、外部から入力した送・受信タ
イミング信号または前記周波数選択回路の出力信
号を択一的に選択出力する送・受信タイミング信
号切替回路と、あらかじめ制御語を記憶し入力さ
れた制御語に対応して前記周波数選択回路および
送・受信タイミング信号切替回路の選択・切替を
制御する制御語レジスタとを備えたことを特徴と
する。
A communication control device of the present invention is a communication control device that connects a plurality of lines to a central processing unit, and includes a timing signal generator that generates a plurality of transmission/reception timing signals having different communication speeds, and a timing signal generator that generates a plurality of transmission/reception timing signals having different communication speeds. a frequency selection circuit that selectively selects and outputs an output signal; and a transmission/reception timing signal switching circuit that selectively outputs an externally input transmission/reception timing signal or an output signal of the frequency selection circuit. , a control word register that stores a control word in advance and controls selection and switching of the frequency selection circuit and the transmission/reception timing signal switching circuit in accordance with the input control word.
通信制御装置は相手側装置(例えば端末装置)
に通信回線を介して接続される場合には、自ずか
ら変復調装置が介在し、この変復調装置から供給
されるタイミング信号を利用して送信回路および
受信回路を動作させる。
The communication control device is the other party's device (e.g. terminal device)
When connected via a communication line, a modem is naturally involved, and a timing signal supplied from the modem is used to operate the transmitting circuit and the receiving circuit.
相手側装置に通信回線を介することなく直接に
接続するとき、すなわち変復調装置を介せずに接
続する場合にはタイミング信号が外から到来しな
くなる。このときは、自己のタイミング信号を利
用し、伝送速度に応じたタイミング信号を選択し
て送信および受信の動作を行う。 When connecting directly to the other party's device without going through a communication line, that is, when connecting without going through a modulator/demodulator, no timing signals arrive from outside. At this time, it uses its own timing signal, selects a timing signal according to the transmission speed, and performs transmission and reception operations.
なお、このタイミング信号は、相手側装置にも
タイミング信号として送られるので、相手側装置
では変復調装置が接続されているのと同様にみ
え、相手側装置でタイミングをとることができ
る。 Note that this timing signal is also sent to the other party's device as a timing signal, so that the other party's device appears to be connected to a modem and modem, and the timing can be determined by the other party's device.
第2図は、本発明の一実施例を示すブロツク構
成図である。
FIG. 2 is a block diagram showing one embodiment of the present invention.
この実施例では、中央処理装置に相手側装置と
して複数の端末装置を接続する場合について説明
する。 In this embodiment, a case will be described in which a plurality of terminal devices are connected to a central processing unit as counterpart devices.
この場合、変復調装置等を介して端末装置を接
続する通常の接続方法の場合には変復調装置等よ
り供給されるタイミング信号RT、STを使用す
る。また、例えば、通信制御装置に近い場所に端
末装置があり、変複調装置等を使用せずに直接端
末装置を通信制御装置と接続する場合には変復調
装置等からのタイミング信号が利用できないの
で、自装置からのタイミング信号を利用する。こ
の自装置からのタイミング信号は相手端末装置に
もタイミング信号RT′、ST′として供給されるの
で、相手側装置からは、変復調装置等が接続され
ている通常の接続方法の場合と同じに扱うことが
できる。 In this case, in the case of a normal connection method in which terminal devices are connected via a modem or the like, timing signals RT and ST supplied from the modem or the like are used. Also, for example, if a terminal device is located near a communication control device and the terminal device is directly connected to the communication control device without using a modulation/demodulation device, the timing signal from the modulation/demodulation device, etc. cannot be used. , using timing signals from its own device. This timing signal from the own device is also supplied to the other party's terminal device as timing signals RT' and ST', so the other party's device treats it in the same way as in the case of a normal connection method in which a modem device, etc. is connected. be able to.
本実施例は、データを受信し直列一並列変換を
行い中央処理装置へ転送する受信回路1と、中央
処理装置からデータを引き取り並列―直列変換を
行つてデータを送信する送信回路2と、基準周波
数を発振する発振回路8と、発振回路8の出力か
ら各種通信速度に適合したタイミング群を出力す
る周波数分割回路7と、周波数分割回路7の出力
信号から所要のタイミングを選択出力する周波数
選択回路6と、周波数選択回路6の出力信号また
は外部からの受信タイミング信号RTを択一的に
選択して受信回路1に供給するRT切替回路3
と、周波数選択回路6の出力信号または外部から
の送信タイミング信号STを択一的に選択して送
信回路2に供給するST切替回路4と、中央処理
装置から送られてきた制御語により、前記RT切
替回路3およびST切替回路4の切替並びに前記
周波数選択回路6の切替を制御する制御語レジス
タ5とを備え、前記周波数選択回路6の出力信号
を送信レベル変換回路(ドライバ)10によつて
外部信号レベルに変換し相手側へ受信タイミング
信号RT′および送信タイミング信号ST′を送出
し、送信回路2の出力信号を同様に送信レベル変
換回路(ドライバ)10を介して送信信号SDを
送出し、相手側から送られた受信タイミング信号
RT、送信タイミング信号STおよび受信信号RD
をそれぞれ受信レベル変換回路(レシーバ)9を
介して、RT切替回路3、ST切替回路4および受
信回路1に接続するように構成されている。 This embodiment includes a receiving circuit 1 that receives data, performs serial-to-parallel conversion, and transfers it to the central processing unit, a transmitting circuit 2 that receives data from the central processing unit, performs parallel-to-serial conversion, and transmits the data, and a standard An oscillation circuit 8 that oscillates a frequency, a frequency division circuit 7 that outputs a timing group suitable for various communication speeds from the output of the oscillation circuit 8, and a frequency selection circuit that selects and outputs a desired timing from the output signal of the frequency division circuit 7. 6, and an RT switching circuit 3 that selectively selects the output signal of the frequency selection circuit 6 or the reception timing signal RT from the outside and supplies it to the reception circuit 1.
and an ST switching circuit 4 which selectively selects the output signal of the frequency selection circuit 6 or a transmission timing signal ST from the outside and supplies it to the transmission circuit 2, and the control word sent from the central processing unit. A control word register 5 is provided for controlling the switching of the RT switching circuit 3 and the ST switching circuit 4 as well as the switching of the frequency selection circuit 6. Converts the signal level to an external signal and sends the reception timing signal RT' and transmission timing signal ST' to the other party, and similarly sends the output signal of the transmission circuit 2 as the transmission signal SD via the transmission level conversion circuit (driver) 10. , the receive timing signal sent from the other party
RT, transmit timing signal ST and receive signal RD
are connected to the RT switching circuit 3, the ST switching circuit 4, and the receiving circuit 1 via a reception level conversion circuit (receiver) 9, respectively.
前記制御語レジスタ5には、通信制御装置の初
期設定時に、例えば中央処理装置から第3図に示
すような構成の制御語が与えられ記憶されてい
る。 In the control word register 5, a control word having a structure as shown in FIG. 3 is given and stored, for example, from the central processing unit at the time of initial setting of the communication control device.
第3図で示すビツト位置“2”(指示ビツト
DIRCT)で前記周波数選択回路6の出力信号を
使用するか若しくは外部タイミング信号RT、ST
を使用するかという選択信号が論理状態の
“1”,“0”に対応して定められる。これは、そ
の論理状態“0”の時に変復調装置等を接続して
相手側から送信されるタイミング信号RT,STを
タイミング信号として利用する場合にそのRT切
替回路3およびST切替回路4で受信レベル変換
回路からのタイミング信号RT,ST信号を選択さ
せるもので、通常の接続の場合にはこの論理状態
としておく。 Bit position “2” (instruction bit) shown in Figure 3
DIRCT), use the output signal of the frequency selection circuit 6, or use the external timing signals RT, ST.
A selection signal indicating whether to use the data is determined corresponding to the logic state of "1" or "0". This is the reception level at the RT switching circuit 3 and ST switching circuit 4 when the timing signals RT and ST transmitted from the other party are used as timing signals by connecting a modem or the like when the logic state is "0". This is used to select the timing signals RT and ST signals from the conversion circuit, and is kept in this logic state in the case of normal connection.
また指示ビツトDIRCTが1を選択し、ビツト
位置“6”および“7”(すなわち、指示フイー
ルドBRT)の論理状態が“00”のときは2400ボ
ーの通信速度のタイミング信号、論理状態“01”
では4800ボーのタイミング信号、論理状態“10”
で9600ボーを、論理状態“11”で48キロボーのタ
イミング信号を選択するように定めている。制御
語レジスタ5は、あらかじめ記憶した内容と、中
央処理装置から送られた制御後によつて、前記
RT,ST切替回路3,4および周波数切替選択回
路6の切替を制御する。 Also, when the instruction bit DIRCT selects 1 and the logic state of bit positions "6" and "7" (that is, the instruction field BRT) is "00", the timing signal of the communication speed of 2400 baud, the logic state "01".
At 4800 baud timing signal, logic state “10”
9600 baud at logic state "11" to select a 48 kilobaud timing signal. The control word register 5 uses the previously stored contents and the control word sent from the central processing unit.
Controls switching of RT and ST switching circuits 3 and 4 and frequency switching selection circuit 6.
以上のように構成された通信制御装置は、中央
処理装置から与えられた制御語により、自由に、
通信速度を設定し、また、内蔵のタイミング信号
を使用するか若しくは相手側から送られたタイミ
ング信号を使用するかの選択も自由に行うことが
できる。さらに、周波数選択回路6の出力信号は
ドライバ10を介して送・受信タイミング信号
ST′,RT′として相手側装置に供給される。相手
側装置は、このタイミング信号RT′,ST′を通常
の接続方法の場合に変復調装置等により供給され
るべきタイミング信号RT,STと同等のものとし
て扱い、これにより同期をとることができる。 The communication control device configured as described above can freely perform
You can set the communication speed and freely select whether to use a built-in timing signal or a timing signal sent from the other party. Furthermore, the output signal of the frequency selection circuit 6 is transmitted via the driver 10 to a transmission/reception timing signal.
The signals are supplied to the other device as ST' and RT'. The partner device treats these timing signals RT', ST' as being equivalent to the timing signals RT, ST that would be supplied by a modulator/demodulator or the like in the case of a normal connection method, and can thereby achieve synchronization.
したがつて、相手側装置側からは変復調装置等
が接続されているのと全く同一に見え処理を行う
ことができる。 Therefore, from the other party's side, it appears to be the same as if a modulation/demodulation device or the like is connected, and processing can be performed.
なお、発振器8および周波数分割回路7は各回
線に共通に使用されるが、他の部分は回線対応に
設けられる。また、従来と同様な共通制御部分等
は第2図では省略されている。すなわち、全体と
しては第1図bに示すように構成され従来のよう
に外部付加回路を必要としない。また、通信制御
装置と相手側装置とは第4図に示すような直接接
続用ケーブルによつて接続される。第4図の点線
は他の必要な制御信号たとえばリクエスト・レデ
イ信号RS、データセツトレデイ信号DR等を伝送
する心線を示す。 Note that although the oscillator 8 and the frequency division circuit 7 are used in common for each line, other parts are provided for each line. Further, common control portions similar to those of the prior art are omitted in FIG. That is, the overall structure is as shown in FIG. 1b, and no external additional circuit is required as in the conventional case. Further, the communication control device and the other party device are connected by a direct connection cable as shown in FIG. Dotted lines in FIG. 4 indicate core wires for transmitting other necessary control signals such as request/ready signal RS, data set ready signal DR, etc.
以上のように、本発明においては、各種通信速
度のタイミング信号群を発生させ、通信速度の選
択および内部タイミング信号の使用と外部タイミ
ング信号の使用の切替を中央処理装置からの制御
語によつて自由に、自動的に行うように構成され
ているから、従来のように外部付加回路を付加す
る必要がない。このため、装置を小型化すること
が可能であり、誤接続、切替誤り等を起こすおそ
れがない。また、通信速度の変更等が容易である
から融通性の大きい通信制御を行うことができる
利点がある。
As described above, in the present invention, timing signals of various communication speeds are generated, and the selection of the communication speed and switching between the use of internal timing signals and the use of external timing signals are performed using control words from the central processing unit. Since it is configured to perform freely and automatically, there is no need to add an external additional circuit as in the past. Therefore, it is possible to downsize the device, and there is no risk of erroneous connections, switching errors, etc. Further, since it is easy to change the communication speed, etc., there is an advantage that communication control can be performed with great flexibility.
第1図aは従来の通信制御装置に外部付加回路
を付加した一例を示す図。第1図bは本発明の一
例を示す全体構成図。第2図は本発明の一実施例
を示す図。第3図は本発明に使用する制御語構成
の一例を示す図。第4図は通信制御装置と相手側
装置との接続ケーブルの一例を示す図。
1……受信回路、2……送信回路、3……受信
タイミング信号切替回路、4……送信タイミング
信号切替回路、5……制御語レジスタ、6……周
波数選択回路、7……周波数分割回路、8……発
振器、RD……受信データ信号、SD……送信デー
タ信号、RT,RT′……受信タイミング信号、
ST,ST′……送信タイミング信号。
FIG. 1a is a diagram showing an example in which an external additional circuit is added to a conventional communication control device. FIG. 1b is an overall configuration diagram showing an example of the present invention. FIG. 2 is a diagram showing an embodiment of the present invention. FIG. 3 is a diagram showing an example of a control word structure used in the present invention. FIG. 4 is a diagram showing an example of a connection cable between a communication control device and a partner device. DESCRIPTION OF SYMBOLS 1... Receiving circuit, 2... Transmitting circuit, 3... Reception timing signal switching circuit, 4... Transmission timing signal switching circuit, 5... Control word register, 6... Frequency selection circuit, 7... Frequency division circuit , 8...Oscillator, RD...Reception data signal, SD...Transmission data signal, RT, RT'...Reception timing signal,
ST, ST′...Transmission timing signal.
Claims (1)
御装置において、 通信速度の異なる複数の送受信用タイミング信
号を発生するタイミング信号発生器7,8と、 該タイミング信号発生器の出力信号を択一的に
選択して出力する周波数選択回路6と、 外部から入力した送・受信タイミング信号また
は前記周波数選択回路の出力信号を択一的に選択
出力する送・受信タイミング信号切替回路3,4
と、 あらかじめ制御語を記憶し入力された制御語に
対応して前記周波数選択回路および送・受信タイ
ミング信号切替回路の選択・切替を制御する制御
語レジスタ5と を備えたことを特徴とする通信制御装置。[Claims] 1. A communication control device that connects a plurality of lines to a central processing unit, comprising: timing signal generators 7 and 8 that generate a plurality of transmission/reception timing signals having different communication speeds; A frequency selection circuit 6 that selectively selects and outputs an output signal, and a transmission/reception timing signal switching circuit that selectively outputs a transmission/reception timing signal input from the outside or an output signal of the frequency selection circuit. 3,4
and a control word register 5 that stores a control word in advance and controls selection and switching of the frequency selection circuit and the transmission/reception timing signal switching circuit in response to the input control word. Control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018985A JPS57133742A (en) | 1981-02-13 | 1981-02-13 | Communication controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018985A JPS57133742A (en) | 1981-02-13 | 1981-02-13 | Communication controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57133742A JPS57133742A (en) | 1982-08-18 |
| JPS6261183B2 true JPS6261183B2 (en) | 1987-12-19 |
Family
ID=11986877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56018985A Granted JPS57133742A (en) | 1981-02-13 | 1981-02-13 | Communication controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57133742A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797771B2 (en) * | 1987-06-25 | 1995-10-18 | 日本電気株式会社 | Clock control system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699525A (en) * | 1970-11-27 | 1972-10-17 | Honeywell Inf Systems | Use of control words to change configuration and operating mode of a data communication system |
-
1981
- 1981-02-13 JP JP56018985A patent/JPS57133742A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57133742A (en) | 1982-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6261183B2 (en) | ||
| WO1987003764A1 (en) | Telephone line interface option module | |
| JP2542644B2 (en) | Transmission control device | |
| JP2501450B2 (en) | Gateway | |
| US6236677B1 (en) | Modem operating with central office clock | |
| JPH0614080A (en) | Communication system | |
| JPH11327948A (en) | Operation testing method for serial bus interface macro circuit | |
| JP2632413B2 (en) | Common line signaling device | |
| JP2537659B2 (en) | Communication speed transmission method | |
| JPH05158590A (en) | I / O interface | |
| JP2575514B2 (en) | Data communication device | |
| JPH04656A (en) | Semiconductor integrated circuit | |
| JPS6046638A (en) | Data communication system | |
| JPS617746A (en) | Two-way data communication device for computer | |
| JPS63181541A (en) | Communication control device | |
| JPH0246047A (en) | Circuit for interface | |
| JPS61230547A (en) | Adaptor of network control unit for data transmission | |
| JPH11284689A (en) | Terminating device and integrated circuit for terminating device | |
| JPS63304751A (en) | Data modulator-demodulator | |
| JPS628249A (en) | Control system for data monitoring | |
| JPS59225647A (en) | Automatic power supply controller | |
| JPH0648036U (en) | Synchronous clock communication network | |
| JPS6394732A (en) | Modulator-demodulator | |
| JPS59189360U (en) | signal transmission system | |
| JPS6055756A (en) | Communication control device |