JPS6313342B2 - - Google Patents
Info
- Publication number
- JPS6313342B2 JPS6313342B2 JP56101883A JP10188381A JPS6313342B2 JP S6313342 B2 JPS6313342 B2 JP S6313342B2 JP 56101883 A JP56101883 A JP 56101883A JP 10188381 A JP10188381 A JP 10188381A JP S6313342 B2 JPS6313342 B2 JP S6313342B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- silicon
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にシ
リコン半導体基板表面に厚い酸化膜よりなる絶縁
膜を形成する方法に関する。
リコン半導体基板表面に厚い酸化膜よりなる絶縁
膜を形成する方法に関する。
第１図に半導体装置の一例としてバイポーラト
ランジスタの断面図を示す。１はＰ型Si半導体基
板、２はＮ型のエピタキシヤル層でコレクタ領
域、３はＰ型のベース領域、４はＮ型のエミツタ
領域である。５は4000Å程度の厚い酸化膜
（SiO2）５で、それに電極窓を開けて各領域への
電極６，７，８を設けている。
ランジスタの断面図を示す。１はＰ型Si半導体基
板、２はＮ型のエピタキシヤル層でコレクタ領
域、３はＰ型のベース領域、４はＮ型のエミツタ
領域である。５は4000Å程度の厚い酸化膜
（SiO2）５で、それに電極窓を開けて各領域への
電極６，７，８を設けている。
ところで上記酸化膜５は、その上に形成される
Al等の配線と基板とを絶縁するもので、十分な
耐圧と膜厚を有する必要がある。そこで従来は耐
圧を大とするためよりち密な酸化膜５として基板
（第１図ではエピタキシヤル層２）表面を熱酸化
して得られた酸化膜を利用していた。しかしなが
ら膜厚が大きいため高温（例えば1100℃）の酸化
雰囲気中に20分と長時間さらしておく必要があ
り、そのような工程はSiウエハーのそりや拡散領
域の変化及びウエハー内のスリツトラインの形成
等の幣害があり好ましい方法ではなかつた。
Al等の配線と基板とを絶縁するもので、十分な
耐圧と膜厚を有する必要がある。そこで従来は耐
圧を大とするためよりち密な酸化膜５として基板
（第１図ではエピタキシヤル層２）表面を熱酸化
して得られた酸化膜を利用していた。しかしなが
ら膜厚が大きいため高温（例えば1100℃）の酸化
雰囲気中に20分と長時間さらしておく必要があ
り、そのような工程はSiウエハーのそりや拡散領
域の変化及びウエハー内のスリツトラインの形成
等の幣害があり好ましい方法ではなかつた。
また一方でスピンオングラスと称される溶剤を
含むシリコンの水酸化物を塗布して、それを熱分
解させて酸化膜とする技術がある。しかしながら
4000〜6000Åと厚く塗布すると膜厚が均一でなく
なり不適であつた。
含むシリコンの水酸化物を塗布して、それを熱分
解させて酸化膜とする技術がある。しかしながら
4000〜6000Åと厚く塗布すると膜厚が均一でなく
なり不適であつた。
本発明の目的は高温長時間の熱酸化を行なうこ
となく、絶縁膜を形成することにある。
となく、絶縁膜を形成することにある。
本発明の半導体装置の製造方法は、シリコン半
導体基板表面にシリコンの水酸化物を含有する溶
液よりなる第１の絶縁膜を所定の膜厚に塗布する
工程と、該シリコン半導体基板表面を熱酸化して
該第１の絶縁膜の下に酸化シリコンよりなる第２
の絶縁膜を形成する工程とを有することを特徴と
する。
導体基板表面にシリコンの水酸化物を含有する溶
液よりなる第１の絶縁膜を所定の膜厚に塗布する
工程と、該シリコン半導体基板表面を熱酸化して
該第１の絶縁膜の下に酸化シリコンよりなる第２
の絶縁膜を形成する工程とを有することを特徴と
する。
以下本発明の一実施例を図面に従つて詳述す
る。
る。
第２図は本実施例を説明する断面図である。
第２図ａ参照
Si半導体基板１（第１図の例ではエピタキシヤ
ル層２）上にシリコンの水酸化物（Si（OH）4）と
溶剤のエタノールとを混合した第１の絶縁膜１０
を、膜厚2500Å程度に塗布する。膜厚がさほど大
きくないので膜厚は均一に形成される。
ル層２）上にシリコンの水酸化物（Si（OH）4）と
溶剤のエタノールとを混合した第１の絶縁膜１０
を、膜厚2500Å程度に塗布する。膜厚がさほど大
きくないので膜厚は均一に形成される。
第２図ｂ参照
1000℃程度の高温酸化雰囲気中に10分程度さら
して基板１の表面を酸化して、第２の絶縁膜１１
として膜厚2000Å程度の酸化膜１１を形成する。
この時同時に第１の絶縁膜は熱分解してSiOx膜
となりさらに2000Å程度に収縮してち密化する。
して基板１の表面を酸化して、第２の絶縁膜１１
として膜厚2000Å程度の酸化膜１１を形成する。
この時同時に第１の絶縁膜は熱分解してSiOx膜
となりさらに2000Å程度に収縮してち密化する。
以上のように本実施例によれば高温熱酸化を長
時間行なう必要がなく、また第１の絶縁膜１０の
塗布工程において十分均一に塗布することがで
き、両絶縁膜１０，１１を合せて、必要な膜厚
（4000Å）の酸化膜を得ることができる。さらに
両絶縁膜のエツチングレートもほぼ同じになるた
め、後の電極窓のエツチング工程も従来と何ら異
ならしめる必要がない。
時間行なう必要がなく、また第１の絶縁膜１０の
塗布工程において十分均一に塗布することがで
き、両絶縁膜１０，１１を合せて、必要な膜厚
（4000Å）の酸化膜を得ることができる。さらに
両絶縁膜のエツチングレートもほぼ同じになるた
め、後の電極窓のエツチング工程も従来と何ら異
ならしめる必要がない。
以上説明したように本発明によれば高温長時間
の熱酸化工程が必要のため、半導体装置としての
特性の劣化等がなく厚い高耐圧の酸化膜を形成す
ることができる。
の熱酸化工程が必要のため、半導体装置としての
特性の劣化等がなく厚い高耐圧の酸化膜を形成す
ることができる。
第１図は一般的なバイポーラトランジスタの断
面図、第２図は本発明の一実施例を説明するため
の断面図である。 図中、１はシリコン半導体基板、１０は第１の
絶縁膜、１１は第２の絶縁膜である。
面図、第２図は本発明の一実施例を説明するため
の断面図である。 図中、１はシリコン半導体基板、１０は第１の
絶縁膜、１１は第２の絶縁膜である。
Claims (1)
- １ シリコン半導体基板表面にシリコンの水酸化
物を含有する溶液よりなる第１の絶縁膜を所定の
膜厚に塗布する工程と、該シリコン半導体基板表
面を熱酸化して該第１の絶縁膜の下に酸化シリコ
ンよりなる第２の絶縁膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101883A JPS583235A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101883A JPS583235A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583235A JPS583235A (ja) | 1983-01-10 |
| JPS6313342B2 true JPS6313342B2 (ja) | 1988-03-25 |
Family
ID=14312331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101883A Granted JPS583235A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583235A (ja) |
-
1981
- 1981-06-30 JP JP56101883A patent/JPS583235A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583235A (ja) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JPS5851422B2 (ja) | 酸化物分離プロセス | |
| US3749614A (en) | Fabrication of semiconductor devices | |
| JPS5910589B2 (ja) | モノリシック集積ｉ↑２ｌ回路のプレ−ナ拡散方法 | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US4039359A (en) | Method of manufacturing a flattened semiconductor device | |
| US3676921A (en) | Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| US4088516A (en) | Method of manufacturing a semiconductor device | |
| US4030952A (en) | Method of MOS circuit fabrication | |
| JP2875972B2 (ja) | 半導体素子の隔離方法 | |
| JPS6313342B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| JPS5816341B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2717661B2 (ja) | 絶縁膜の形成方法 | |
| JPS5815944B2 (ja) | 半導体装置 | |
| JPS5852327B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH0770497B2 (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| WO1985001152A1 (en) | Method for repair of buried contacts in mosfet devices | |
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ |