Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS631680B2 - - Google Patents
[go: Go Back, main page]

JPS631680B2 - - Google Patents

Info

Publication number
JPS631680B2
JPS631680B2 JP55148000A JP14800080A JPS631680B2 JP S631680 B2 JPS631680 B2 JP S631680B2 JP 55148000 A JP55148000 A JP 55148000A JP 14800080 A JP14800080 A JP 14800080A JP S631680 B2 JPS631680 B2 JP S631680B2
Authority
JP
Japan
Prior art keywords
input
potential
transfer
charge
transfer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55148000A
Other languages
Japanese (ja)
Other versions
JPS5771594A (en
Inventor
Hidetsugu Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55148000A priority Critical patent/JPS5771594A/en
Publication of JPS5771594A publication Critical patent/JPS5771594A/en
Publication of JPS631680B2 publication Critical patent/JPS631680B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00Charge transfer devices
    • H10D44/40Charge-coupled devices [CCD]
    • H10D44/45Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • H10D44/452Input structures

Landscapes

  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 本発明は電荷結合素子(以下CCDと記す)の
駆動方法に関し、特に電荷入力方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for driving a charge-coupled device (hereinafter referred to as CCD), and particularly to a charge input method.

CCDは1970年に発明されて以来、その後の半
導体集積回路技術の進歩とともに急速な発展をと
げてきた。
Since CCD was invented in 1970, it has developed rapidly along with subsequent advances in semiconductor integrated circuit technology.

CCDの特徴は外部からの信号を信号量に比例
した電荷量に変換して半導体内部で熱非平衡状態
のまま処理し得るという他のデバイスにはない機
能を有していることにある。
A feature of CCDs is that they have a function that other devices do not have: they convert external signals into charges proportional to the amount of signals and process them inside the semiconductor in a thermally non-equilibrium state.

さらにシリコンデバイスとしての特徴である光
電変換機能を利用し、またCCD特有の信号遅延
機能を利用して撮像デバイス、アナログ信号遅延
線、各種アナログ信号処理デバイスとしての応用
が盛んになされている。
Furthermore, by utilizing the photoelectric conversion function that is a feature of silicon devices, and by using the signal delay function that is unique to CCDs, they are being actively applied as imaging devices, analog signal delay lines, and various analog signal processing devices.

これらのCCDの応用の中でもアナログ信号遅
延線としての応用はもつとも基本的なものであ
り、テレビ信号の一水平走査期間の遅延、色輝度
信号の分離用としてのくし形フイルタ、ゴースト
キヤンセラー、VTRの信号処理等々の応用が期
待されている。今テレビジヨン分野でCCDを応
用する場合について考えてみるとCCDの駆動周
波数は10.7MHz、あるいは14.4MHz等になりシリ
コンMOSデバイスとしては非常に高速な周波数
となる。このように高速な周波数では、当然のこ
とながら信号をサンプリングするCCDの入力部
分での駆動方法、歪率特性等が問題となる。本発
明はこのような技術的背景をもとになされたもの
である。
Among the applications of these CCDs, the application as an analog signal delay line is basic, and it is used for delaying one horizontal scanning period of a television signal, a comb filter for separating color and luminance signals, a ghost canceller, and a VTR. Applications such as signal processing are expected. If we consider the case where CCDs are applied in the field of television, the driving frequency of CCDs is 10.7MHz or 14.4MHz, which is a very high frequency for a silicon MOS device. Naturally, at such a high frequency, there are problems with the driving method, distortion rate characteristics, etc. of the input section of the CCD that samples the signal. The present invention was made based on this technical background.

第1図は従来のCCDの入力部の断面図を示し
ている。本図においてはP型半導体基板を用いた
Nチヤネルの場合について説明する。図において
1,2は入力部を形成する第1および第2の入力
ゲート電極、7は半導体基板8と反対導電形の半
導体領域で入力ダイオードを形成する。
FIG. 1 shows a cross-sectional view of the input section of a conventional CCD. In this figure, the case of an N channel using a P-type semiconductor substrate will be explained. In the figure, 1 and 2 are first and second input gate electrodes forming an input section, and 7 is a semiconductor region having a conductivity type opposite to that of the semiconductor substrate 8, forming an input diode.

3a,3b,……,6a,6bはCCDの転送
電極であり、3aと3b、4aと4d……がそれ
ぞれ対になつて一転送電極を形成し、奇数番目の
転送電極群と偶数番目の転送電極群は、それぞれ
配線により結合され端子15,16につながる。
3a, 3b,..., 6a, 6b are transfer electrodes of the CCD, and 3a and 3b, 4a and 4d... form a pair of transfer electrodes, and the odd-numbered transfer electrode group and the even-numbered transfer electrode group The transfer electrode groups are connected to terminals 15 and 16 by wiring, respectively.

また通常高速の遅延線では入力ダイオード7と
第2の入力ゲート電極に隣接する転送電極3a,
3bとは共通に接続されるが、共通に接続されな
くともよい。13,14は前記第1および第2の
入力ゲート電極に電圧を印加するための端子であ
る。17は絶縁膜、9は基板8と反対導電形の半
導体領域で埋込みチヤネルを形成する。10〜1
2は2相駆動を実現するためのバリヤ領域で通常
基板8と同一導電形の半導体領域で形成される。
In addition, in a normal high-speed delay line, the input diode 7 and the transfer electrode 3a adjacent to the second input gate electrode,
3b, but they do not have to be connected in common. 13 and 14 are terminals for applying voltage to the first and second input gate electrodes. Reference numeral 17 is an insulating film, and 9 is a semiconductor region having a conductivity type opposite to that of the substrate 8, forming a buried channel. 10-1
Reference numeral 2 denotes a barrier region for realizing two-phase drive, which is usually formed of a semiconductor region of the same conductivity type as the substrate 8.

第1図に示されるデバイスを駆動するための駆
動波形の一部を第2図に示す。第2図のφ1,φ2
はそれぞれ第1図の端子15,16に印加され
る。φ1,φ2は互いに相補的な2相の駆動パルス
であり、0\ボルトからVボルトまでの変化をす
る。
FIG. 2 shows part of a drive waveform for driving the device shown in FIG. φ 1 , φ 2 in Figure 2
are applied to terminals 15 and 16, respectively, in FIG. φ 1 and φ 2 are two-phase drive pulses that are complementary to each other and change from 0\volt to V volt.

つぎに第1図に示す従来のデバイスの動作につ
いて説明する。
Next, the operation of the conventional device shown in FIG. 1 will be explained.

本デバイスの入力部の構造は電位平衡法入力に
適した構造である。電位平衡法入力は当該技術者
にはすでに周知の入力法である。本デバイスでは
さらにこの電位平衡法入力を変形したPhase
Refered入力(以下PR入力と記す)と呼ばれる
入力法が採用されている。このPR入力ではダイ
オード7と一転送電極3a,3bとが共通に接続
されていることが特徴であり、とくに入力ダイオ
ードを駆動するためのパルスを必要としていな
い。
The structure of the input section of this device is suitable for input using the potential balance method. Potential balance method input is an input method already well known to those skilled in the art. This device further uses Phase, which is a modification of this potential balance method input.
An input method called referred input (hereinafter referred to as PR input) is adopted. This PR input is characterized in that the diode 7 and one transfer electrode 3a, 3b are commonly connected, and does not particularly require a pulse for driving the input diode.

本入力法では端子13には一定の直流電圧、端
子14には直流電圧に重畳した信号電圧が印加さ
れる。時刻t0においてパルスφ1が高電位から低電
位へ遷移するにつれ、入力ダイオード7の電位も
低くなり従つて入力ダイオード7から入力ゲート
電極1,2の直下へと信号電荷となる電子が供給
される。時刻t1において入力ダイオード7の電位
と入力ゲート電極1,2直下の表面電位とはほぼ
等しくなる。つぎに時刻t2においてパルスφ1が低
電位から高電位へ遷移するにつれ、入力ダイオー
ド7の電位は高くなり、入力ゲート電極1,2直
下に存在する過剰電荷は入力ダイオード7側へ吸
い取られ、同時に入力ゲート電極1,2の電位差
にほぼ比例した信号電荷が転送電極3a,3b直
下へと転送され、時刻t3において信号電荷はすべ
て3b直下に蓄積しサンプリング動作は完了す
る。
In this input method, a constant DC voltage is applied to the terminal 13, and a signal voltage superimposed on the DC voltage is applied to the terminal 14. As the pulse φ 1 transitions from a high potential to a low potential at time t 0 , the potential of the input diode 7 also decreases, and therefore electrons serving as signal charges are supplied from the input diode 7 directly below the input gate electrodes 1 and 2 . Ru. At time t1 , the potential of the input diode 7 and the surface potential directly below the input gate electrodes 1 and 2 become approximately equal. Next, at time t2 , as the pulse φ1 transitions from a low potential to a high potential, the potential of the input diode 7 becomes high, and the excess charge existing directly under the input gate electrodes 1 and 2 is absorbed to the input diode 7 side. At the same time, signal charges approximately proportional to the potential difference between input gate electrodes 1 and 2 are transferred directly below transfer electrodes 3a and 3b, and at time t3 all signal charges are accumulated directly below 3b, and the sampling operation is completed.

このPR入力法では時刻t1からt2へ遷移するとき
に入力ダイオード7の電位が高くなり過剰キヤリ
アがダイオード側へ吸い出されると同時に転送電
極3bへと信号キヤリアが転送されるため、ほと
んど電位平衡をする期間がない。また時刻t1にお
いてφ1が0\ボルトなるため、もし転送電極3a
直下のしきい値電圧が負となると入力ダイオード
から直接電荷が転送電極3b直下へともれ込む。
特にパルスφ1にアンダーシユートを生じφ1の低
電位が負電圧になるときにはより状況は悪くな
る。このようにPR入力法では入力ダイオードを
駆動するためのパルスが不要であるため高速のサ
ンプリング動作には適しているものの、前記した
ような不都合を生じるため入力部での歪率特性が
極めて悪くなる。
In this PR input method, when transitioning from time t 1 to t 2 , the potential of the input diode 7 becomes high, excess carriers are sucked out to the diode side, and at the same time signal carriers are transferred to the transfer electrode 3b. There is no period of equilibrium. Also, since φ 1 becomes 0\volt at time t 1 , if the transfer electrode 3a
When the threshold voltage immediately below becomes negative, charge directly leaks from the input diode to directly below the transfer electrode 3b.
In particular, the situation becomes worse when undershoot occurs in the pulse φ 1 and the low potential of φ 1 becomes a negative voltage. In this way, the PR input method does not require pulses to drive the input diode, so it is suitable for high-speed sampling operations, but it causes the above-mentioned disadvantages, resulting in extremely poor distortion characteristics at the input section. .

本発明の目的は前記した欠点を除去せしめた新
しい電荷結合素子の駆動方法を提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a new method for driving a charge-coupled device that eliminates the above-mentioned drawbacks.

本発明によれば一導電形を有する半導体基板上
に形成され、信号入力部、電荷転送部、信号出力
部を有し、前記信号入力部は前記半導体基板と反
対導電形を有する半導体領域と該半導体領域に隣
接して設けられた第1の入力ゲート電極と、該第
1の入力ゲート電極に隣接して設けられた第2の
入力ゲート電極とから構成され、電荷転送部は前
記第2の入力ゲート電極に隣接する一転送電極を
含む複数の転送電極群によつて構成された電荷結
合素子において、該電荷結合素子の動作状態にお
いて、前記一転送電極直下の少なくとも一部領域
の表面電位の絶対値は前記半導体領域の電位の絶
対値よりも低くなるように前記一転送電極下の少
なくとも一部領域のしきい値電圧を制御すること
を特徴とする電荷結合素子の駆動方法が得られ
る。
According to the present invention, the signal input section is formed on a semiconductor substrate having one conductivity type, and has a signal input section, a charge transfer section, and a signal output section, and the signal input section is connected to a semiconductor region having a conductivity type opposite to that of the semiconductor substrate. The charge transfer section is composed of a first input gate electrode provided adjacent to the semiconductor region and a second input gate electrode provided adjacent to the first input gate electrode. In a charge-coupled device configured with a plurality of transfer electrode groups including one transfer electrode adjacent to an input gate electrode, when the charge-coupled device is in operation, the surface potential of at least a partial region directly under the one transfer electrode is There is obtained a method for driving a charge-coupled device, characterized in that the threshold voltage of at least a partial region under the one transfer electrode is controlled so that the absolute value is lower than the absolute value of the potential of the semiconductor region.

つぎに図面を用いて本発明について詳細に説明
する。
Next, the present invention will be explained in detail using the drawings.

以下の説明では簡単のためNチヤネルの場合に
ついて説明する。第3図は本発明による一実施例
を示し、CCDの入力部近傍の断面図である。第
3図において第1図と同一番号のものは同一対象
物を示している。第3図において明らかなように
本発明では例えば第2の入力ゲート電極2に隣接
する一転送電極3a直下にしきい値電圧制御用に
半導体基板8と反対導電形を有する半導体領域1
8が設ける。該半導体領域18はNチヤネルの場
合ボロンのイオン注入等を用いて容易に形成し得
る。本発明は前記半導体領域18を設け転送電極
3a直下のしきい値電圧を制御することにより、
該電数直下の表面電位を制御し、入力部における
電位平衡時間を確保すると同時に、入力ダイオー
ドから直接CCDの転送チヤネルへと電荷が先行
し漏れ出ることを防ぎ、入力部での歪特性を向上
させることができる。本デバイスの駆動は第2図
に示した駆動パルス波形を用いてなし得るがさら
にのぞましくは第5図に示すパルスを用いる方が
効果的である。第5図において第2図と相違する
点はパルスの低電位が0\ボルトではなく一定の電
位VTHとなつていることである。第5図ではφ1
φ2ともに低電位がVTHとなつているが実際にはφ1
の低電位のみVTHの電位であればよい。ここで
VTHは入力ダイオードからの電荷が転送電極3a
直下を流れて転送チヤネルへと流入するのを防ぐ
に最低限必要とする電圧でありこの電圧以上では
電荷は転送チヤネルへとは流入しない。さらにま
た第5図に示す駆動法の他、第2図に示すパルス
を用い、かつ基板の電位を入力ダイオードに対し
て負の電位に設定することによつても可能であ
る。第4図は第5図に示す各時刻t0〜t3での入力
部の表面電位を第3図に対応して示している。第
4図において各時刻t0〜t3における入力ダイオー
ドの電位、転送電極3a,3b直下の表面電位が
それぞれ20,23,30,25,24,31,
26,28,32,27,29,33として示さ
れている。21,22はそれぞれ空乏状態におけ
る第1および第2の入力ゲート電極1,2直下の
表面電位を示す。34〜37はそれぞれ各時刻t0
〜t3に対応して分布するキヤリア(電子)の蓄積
状態を示す。まず時刻t0においてパルスφ1が高電
位から低電位へと遷移する過程で入力ダイオード
7の電位は20となり、第1の入力ゲート電極1
直下の表面電位21よりも浅くなりキヤリア31
は第1および第2の入力ゲート電極1,2直下へ
と流入する。このとき一転送電極3aには入力ダ
イオード7と同一パルスφ1が印加されているた
め該電極3a直下の表面電位23もφ1の変化と
ともに変化する。しかしながら転送電極3a直下
にはボロンのイオン注入を施し、そのしきい値電
圧をより正の方向へと制御しているため、転送電
極3a直下の表面電位23は入力ダイオード電位
20よりも負の値すなわちより浅い電位となつて
いる。時刻t1においてパルスφ1が0\ボルトとなつ
たとき入力ダイオード7の電位は25、転送電極
3a直下の表面電位は24となりこのときも表面
電位24の方が電位25よりもより負の値をとる
ためキヤリア35は転送電極3bの方へとは転送
されない。すなわち入力ダイオード7の電位が0\
ボルトとなつたときでもキヤリア35が先行して
転送チヤネルへと漏れ出ることはない。またパル
スφ1がアンダーシユートを生じφ1の低電位が負
の値となることがあつても転送電極3a直下の表
面はホールが多量に蓄積されたアキユミユレーシ
ヨン状態となるためキヤリア(電子)は該ホール
と再結合し、転送チヤネルへと先行するのを防止
できる。
In the following explanation, the case of N channels will be explained for the sake of simplicity. FIG. 3 shows an embodiment according to the present invention, and is a sectional view of the vicinity of the input section of the CCD. In FIG. 3, the same numbers as in FIG. 1 indicate the same objects. As is clear from FIG. 3, in the present invention, for example, a semiconductor region 1 having a conductivity type opposite to that of the semiconductor substrate 8 is provided directly under one transfer electrode 3a adjacent to the second input gate electrode 2 for threshold voltage control.
8 is provided. In the case of an N-channel semiconductor region 18, it can be easily formed using boron ion implantation or the like. In the present invention, by providing the semiconductor region 18 and controlling the threshold voltage directly under the transfer electrode 3a,
Controls the surface potential just below the electric current, secures potential equilibrium time at the input section, and at the same time prevents charge from leaking directly from the input diode to the CCD transfer channel, improving distortion characteristics at the input section. can be done. The device can be driven using the drive pulse waveform shown in FIG. 2, but it is more effective to use the pulse shown in FIG. 5. The difference between FIG. 5 and FIG. 2 is that the low potential of the pulse is not 0\volt but a constant potential VTH . In Figure 5, φ 1 ,
The low potential for both φ 2 is V TH , but in reality φ 1
Only the low potential of V TH is sufficient. here
V TH is the charge from the input diode transferred to the transfer electrode 3a.
This is the minimum voltage required to prevent charges from flowing directly below them into the transfer channel, and above this voltage, charges will not flow into the transfer channel. Furthermore, in addition to the driving method shown in FIG. 5, it is also possible to use the pulse shown in FIG. 2 and to set the potential of the substrate to a negative potential with respect to the input diode. FIG. 4 shows the surface potential of the input section at each time t 0 to t 3 shown in FIG. 5, corresponding to FIG. 3. In FIG. 4, the potential of the input diode and the surface potential directly under the transfer electrodes 3a and 3b at each time t0 to t3 are 20, 23, 30, 25, 24, 31, respectively.
26, 28, 32, 27, 29, 33. 21 and 22 indicate the surface potentials directly under the first and second input gate electrodes 1 and 2, respectively, in a depletion state. 34 to 37 are each time t 0
It shows the accumulation state of carriers (electrons) distributed corresponding to ~ t3 . First, at time t 0 , the potential of the input diode 7 becomes 20 during the transition of the pulse φ 1 from a high potential to a low potential, and the first input gate electrode 1
The carrier 31 becomes shallower than the surface potential 21 directly below it.
flows directly under the first and second input gate electrodes 1 and 2. At this time, since the same pulse φ 1 as that of the input diode 7 is applied to one transfer electrode 3a, the surface potential 23 directly under the electrode 3a also changes as φ 1 changes. However, since boron ions are implanted directly under the transfer electrode 3a to control its threshold voltage in a more positive direction, the surface potential 23 directly below the transfer electrode 3a has a more negative value than the input diode potential 20. In other words, the potential is shallower. When the pulse φ 1 becomes 0 volts at time t 1 , the potential of the input diode 7 is 25, and the surface potential directly under the transfer electrode 3a is 24, and at this time, the surface potential 24 is also a more negative value than the potential 25. Because of this, the carrier 35 is not transferred to the transfer electrode 3b. In other words, the potential of the input diode 7 is 0\
Even when it becomes a bolt, the carrier 35 will not leak out into the transfer channel in advance. Furthermore, even if the pulse φ 1 causes undershoot and the low potential of φ 1 becomes a negative value, the surface directly under the transfer electrode 3a will be in an accumulation state with a large amount of holes accumulated, so the carrier (electrons) can recombine with the holes and prevent them from proceeding into the transfer channel.

このような電荷の転送チヤネルへの先行現象を
防止するために基板8の電位を入力ダイオード7
に対して負電位に設定することは入力部での動作
をさらに確実なものとすることができる。
In order to prevent such charge from entering the transfer channel, the potential of the substrate 8 is input to the diode 7.
By setting the voltage to a negative potential, the operation at the input section can be made more reliable.

時刻t2においてパルスφ1が低電位から高電位へ
と遷移する過程においては入力ダイオード7の電
位26は第1の入力ゲート電極1直下の表面電位
21よりも深くなり第1、第2の入力ゲート電極
1,2直下に蓄積されていたキヤリア35のうち
過剰なキヤリアは入力ダイオード7側へと掃き出
され、第1、第2の入力ゲート電極1,2に印加
された電圧の差に対応するキヤリアが留まること
になる。このとき第1図に示す従来のデバイスに
おいては転送電極3a直下の表面電位も同時に深
くなるため、前記過剰なキヤリアが入力ダイオー
ド7側へ充分に掃き出されない前にキヤリアは転
送チヤネルへと転送され歪率を悪くしていた。し
かしながら本発明においては転送電極3a直下の
しきい値電圧がより正の高い値となつているため
表面電位28はφ1の変化によつて入力ダイオー
ドの電位が深くなる過程においてもφ1の電位変
化に直ぐには追従せず、ある一定の遅れ時間をも
つて変化する。さらにまたこのしきい値電圧制御
の効果により表面電位28は電位26よりもより
浅い値に位置し得る。したがつて従来のデバイス
に比べ電位平衡に要する時間がより多くとれるこ
とになり歪率の改善につながる。
In the process of the pulse φ 1 transitioning from a low potential to a high potential at time t 2 , the potential 26 of the input diode 7 becomes deeper than the surface potential 21 directly under the first input gate electrode 1 and the potential 26 of the input diode 7 becomes deeper than the surface potential 21 directly below the first input gate electrode 1 . Excess carriers among the carriers 35 accumulated directly under the gate electrodes 1 and 2 are swept out to the input diode 7 side, corresponding to the difference in voltage applied to the first and second input gate electrodes 1 and 2. Carrier will stay. At this time, in the conventional device shown in FIG. 1, the surface potential immediately below the transfer electrode 3a also deepens, so that the carriers are transferred to the transfer channel before the excess carriers are sufficiently swept out to the input diode 7 side. This worsened the distortion rate. However, in the present invention, since the threshold voltage directly below the transfer electrode 3a has a higher positive value, the surface potential 28 remains at the potential of φ 1 even in the process where the potential of the input diode deepens due to a change in φ 1 . It does not follow changes immediately, but changes after a certain delay time. Furthermore, the effect of this threshold voltage control allows surface potential 28 to be located at a shallower value than potential 26. Therefore, compared to conventional devices, more time is required for potential equilibrium, leading to improvement in distortion rate.

時刻t3いにおいてはφ1は高電位となりキヤリア
33は全て転送電極3b直下へと転送されサンプ
リング動作は完了する。このキヤリア33は通常
のCCDの動作により転送され出力される。
At time t3 , φ1 becomes a high potential, and all of the carriers 33 are transferred directly below the transfer electrode 3b, completing the sampling operation. This carrier 33 is transferred and output by normal CCD operation.

以上本発明について説明したがその特徴は転送
電極3a直下のしきい値電圧を制御することにあ
り、注意すべきことはこのしきい値電圧の値はパ
ルスφ1が低電位のときに転送電極3a直下の表
面電位が入力ダイオード7から直接キヤリアが転
送チヤネルへと流入するのを防止できるほどに充
分高く、かつパルスφ1が高電位のときに転送電
極3a直下の表面電位が第2の入力ゲート電極2
直下の表面電位よりもより高い値となるように制
御されていることが必要である。このような制御
は例えばボロンのイオン注入を用いる場合にはそ
のドーズ量を1011〜1012/cm2のオーダに選べば充
分達成し得る。また当然のことながらしきい値電
圧の制御には他の手段例えば絶縁膜17の誘電率
あるいは膜厚を部分的に制御することによつても
可能である。
As described above, the present invention is characterized by controlling the threshold voltage directly below the transfer electrode 3a, and it should be noted that the value of this threshold voltage is set at the transfer electrode when the pulse φ 1 is at a low potential. When the surface potential directly under the transfer electrode 3a is high enough to prevent carriers from directly flowing into the transfer channel from the input diode 7, and when the pulse φ 1 is at a high potential, the surface potential directly below the transfer electrode 3a becomes the second input. Gate electrode 2
It is necessary that the surface potential be controlled to be higher than the surface potential directly below it. Such control can be sufficiently achieved, for example, if boron ion implantation is used and the dose is selected on the order of 10 11 to 10 12 /cm 2 . Naturally, the threshold voltage can also be controlled by other means, such as partially controlling the dielectric constant or film thickness of the insulating film 17.

以上述べたように本発明によれば高速動作時に
おいても高性能の入力特性を有するCCDが得ら
れる。
As described above, according to the present invention, a CCD having high performance input characteristics even during high-speed operation can be obtained.

また以上述べたデバイスではNチヤネルについ
て説明したが同様にPチヤネルの場合にも本発明
の主旨は適用し得ることは明らかである。さらに
また以上の説明では二相駆動のデバイスを用いて
説明したが三相あるいは四相駆動等他の駆動法を
用いてもよい。
Further, in the above-mentioned device, an N-channel device has been described, but it is clear that the gist of the present invention can be similarly applied to a P-channel device. Furthermore, although the above description has been made using a two-phase drive device, other drive methods such as three-phase or four-phase drive may be used.

また埋込みチヤネルを用いていない表面チヤネ
ルのデバイスに対しても本発明は適用できる。
The present invention is also applicable to surface channel devices that do not use buried channels.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のCCDの入力部の断面図、第2
図はCCDの駆動パルス波形の一例、第3図は本
発明の一実施例を示し、CCDの入力部の断面図、
第4図は第2図に示される各時刻t0〜t3での第3
図に示すCCDの各部分の電位およびキヤリア分
布の様子を示し、第5図は駆動パルス波形を説明
するための図である。図において、1,2は第
1、第2の入力ゲート電極、3a,3b,……,
6a,6bはCCDの転送電極、7は半導体基板
8と反対導電形を有する半導体領域で入力ダイオ
ードを形成する。9は半導体基板8と反対導電形
を有する半導体領域で埋込みチヤネルを形成し、
10〜12はCCDの転送に方向性をもたせる手
段、13〜16はそれぞれ第1、第2の入力ゲー
ト電極1,2、および転送電極3a,3b,…
…,6a,6bに所定の電圧を印加するための端
子、17は絶縁膜、18はしきい値電圧制御用手
段で本例では半導体基板8と同一導電形を有する
半導体領域で形成されている。20〜27は各時
刻での入力ダイオードの電位、21,22は空乏
状態における第1、第2の入力ゲート電極1,2
下の表面電位、23〜29および30〜33は各
時刻における転送電極3a,3b直下の表面電
位、34〜37はそれぞれ各時刻におけるキヤリ
アの分布を示す。
Figure 1 is a sectional view of the input section of a conventional CCD, Figure 2
The figure shows an example of a driving pulse waveform of a CCD, and FIG. 3 shows an embodiment of the present invention.
FIG. 4 shows the third data at each time t0 to t3 shown in FIG.
The potential and carrier distribution of each part of the CCD shown in the figure are shown, and FIG. 5 is a diagram for explaining the drive pulse waveform. In the figure, 1 and 2 are first and second input gate electrodes, 3a, 3b, ...,
6a and 6b are transfer electrodes of the CCD, and 7 is a semiconductor region having a conductivity type opposite to that of the semiconductor substrate 8, forming an input diode. 9 forms a buried channel with a semiconductor region having a conductivity type opposite to that of the semiconductor substrate 8;
10 to 12 are means for imparting directionality to CCD transfer; 13 to 16 are first and second input gate electrodes 1 and 2, and transfer electrodes 3a, 3b, . . .
..., 6a, 6b, terminals for applying a predetermined voltage, 17 an insulating film, 18 a threshold voltage control means, which in this example is formed of a semiconductor region having the same conductivity type as the semiconductor substrate 8. . 20 to 27 are the potentials of the input diode at each time, and 21 and 22 are the first and second input gate electrodes 1 and 2 in the depletion state.
The lower surface potentials 23 to 29 and 30 to 33 indicate the surface potentials immediately below the transfer electrodes 3a and 3b at each time, and 34 to 37 indicate the carrier distribution at each time.

Claims (1)

【特許請求の範囲】[Claims] 1 一導電形を有する半導体基板上に形成され、
信号入力部、電荷転送部、信号出力部を有し、前
記信号入力部は前記半導体基板と反対導電形を有
する半導体領域と該半導体領域に隣接して設けら
れた第1の入力ゲート電極と、該第1の入力ゲー
ト電極に隣接して設けられた第2の入力ゲート電
極とから構成され、電荷転送部は前記第2の入力
ゲート電極に隣接する一転送電極を含む複数の転
送電極群によつて構成された電荷結合素子におい
て、該電荷結合素子の動作状態において、前記一
転送電極直下の少なくとも一部領域の表面電位の
絶対値は前記半導体領域の電位の絶対値と等しい
か、あるいはより低くなるように前記一転送電極
下の少なくとも一部領域のしきい値電圧を制御す
ることを特徴とする電荷結合素子の駆動方法。
1 formed on a semiconductor substrate having one conductivity type,
a signal input section, a charge transfer section, and a signal output section; the signal input section includes a semiconductor region having a conductivity type opposite to that of the semiconductor substrate; and a first input gate electrode provided adjacent to the semiconductor region; a second input gate electrode provided adjacent to the first input gate electrode, and the charge transfer section includes a plurality of transfer electrode groups including one transfer electrode adjacent to the second input gate electrode. In the charge-coupled device thus configured, in the operating state of the charge-coupled device, the absolute value of the surface potential of at least a partial region directly under the one transfer electrode is equal to or greater than the absolute value of the potential of the semiconductor region. A method for driving a charge-coupled device, characterized in that the threshold voltage of at least a partial region under the one transfer electrode is controlled so as to be lowered.
JP55148000A 1980-10-22 1980-10-22 Driving method of electric charge coupled element Granted JPS5771594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55148000A JPS5771594A (en) 1980-10-22 1980-10-22 Driving method of electric charge coupled element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55148000A JPS5771594A (en) 1980-10-22 1980-10-22 Driving method of electric charge coupled element

Publications (2)

Publication Number Publication Date
JPS5771594A JPS5771594A (en) 1982-05-04
JPS631680B2 true JPS631680B2 (en) 1988-01-13

Family

ID=15442863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55148000A Granted JPS5771594A (en) 1980-10-22 1980-10-22 Driving method of electric charge coupled element

Country Status (1)

Country Link
JP (1) JPS5771594A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641872U (en) * 1992-11-04 1994-06-03 クレハエラストマー株式会社 Screen frame of vibrating screener

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641872U (en) * 1992-11-04 1994-06-03 クレハエラストマー株式会社 Screen frame of vibrating screener

Also Published As

Publication number Publication date
JPS5771594A (en) 1982-05-04

Similar Documents

Publication Publication Date Title
US4875100A (en) Electronic shutter for a CCD image sensor
US6091793A (en) Solid-state photographic device having a charge storage element for simultaneous shutter action
US4392158A (en) Interlaced solid-state imaging device
US4644403A (en) Image pickup apparatus
US4750042A (en) Solid state image pickup element with dual horizontal transfer sections
GB2054304A (en) Ccd comb filter
EP0078038B1 (en) Method for driving solid-state image sensor
US5757427A (en) Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes
US4769709A (en) Picture pick-up device including a solid-state image sensor and an electronic shutter
US4016550A (en) Charge transfer readout of charge injection device arrays
US4246591A (en) CCD Imagers
EP0088134B1 (en) Solid state image pickup device
JPH0373140B2 (en)
JPS631680B2 (en)
US4443886A (en) Charge transfer device imager with bias charge
JPS6249991B2 (en)
EP0784346A2 (en) Charge transfer device and solid-state imaging apparatus using the same device
US5483283A (en) Three level high speed clock driver for an image sensor
US4604652A (en) CCD imagers with pixels at least thirty microns long in the direction of charge transfer
US4503550A (en) Dynamic CCD input source pulse generating circuit
US5943095A (en) Method for operating charge-coupled device at high speed
US5900769A (en) Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods
JPH06326928A (en) Solid-state imaging device and method for driving solid-state imaging device
EP0100368A1 (en) Solid-state image pickup device
JP2507027B2 (en) Charge transfer device and driving method thereof