JPS6318376B2 - - Google Patents
Info
- Publication number
- JPS6318376B2 JPS6318376B2 JP472279A JP472279A JPS6318376B2 JP S6318376 B2 JPS6318376 B2 JP S6318376B2 JP 472279 A JP472279 A JP 472279A JP 472279 A JP472279 A JP 472279A JP S6318376 B2 JPS6318376 B2 JP S6318376B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bipolar
- output
- shift register
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 4
- 238000002265 electronic spectrum Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ符号化回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bipolar encoding circuit.
バイポーラ伝送を行う場合、特珠な情報、たと
えばルツクバツク試験のための折返し信号あるい
は緊急信号など、も一般情報と同じ形の符号で伝
送される。したがつて受信側ではこれら特珠情報
を検知し処理するためには可成りの回路と不断の
注意を必要とする。これを解決する1つの方策と
して、必要に応じてバイポーラ符号の形を変えら
れるようにすることが考えられる。しかし乍ら従
来のバイポーラ伝送は、多くの種類のものが開発
されているが〔たとえば猪瀬博編「PCM通信の
基礎と新技術」(産報社発行)の第4章〕、お互い
に独立したものであり、したがつて上記の方策を
実行するには、送信部および受信部を2組設けて
切換えて使用する必要がある。したがつて経済的
に好ましいものではない。ここでもし回路構成を
局部的に変更することにより異なつたバイポーラ
符号が得られるならば、上記の方策が効果的に実
行可能であると想到したのが本発明の出発点であ
る。 In the case of bipolar transmission, special information, such as a return signal for a backpack test or an emergency signal, is also transmitted in the same code as the general information. Therefore, on the receiving side, considerable circuitry and constant care are required to detect and process these special pieces of information. One possible solution to this problem is to make it possible to change the form of the bipolar code as necessary. However, although many types of conventional bipolar transmission have been developed (see, for example, Chapter 4 of ``Basics and New Technologies of PCM Communication'' edited by Hiroshi Inose (published by Sanposha)), there are many types of bipolar transmission that are independent of each other. Therefore, in order to carry out the above-mentioned measure, it is necessary to provide two sets of a transmitting section and a receiving section and use them selectively. Therefore, it is not economically preferable. The starting point of the present invention was the idea that if different bipolar codes could be obtained by locally changing the circuit configuration, the above measures could be effectively implemented.
したがつて本発明の目的は、構造上の局部的な
変更で符号の形を変更できるバイポーラ符号化回
路を得ようとするものである。 SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a bipolar encoding circuit in which the shape of the code can be changed by local changes in the structure.
本発明によれば、段数の可変なシフトレジスタ
と、2値情報が1で且つ前記シフトレジスタの出
力が1のときに1を出力する第1の論理積回路
と、前記2値情報が1で且つ前記シフトレジスタ
の出力が0のときに1を出力する第2の論理積回
路と、前記2値情報と前記シフトレジスタの出力
の排他的論理和をとつてその出力を前記シフトレ
ジスタの入力に送り込む排他的論理和回路とを有
するバイポーラ符号化回路が得られる。 According to the present invention, a shift register having a variable number of stages, a first AND circuit that outputs 1 when the binary information is 1 and the output of the shift register is 1, and a first AND circuit that outputs 1 when the binary information is 1 and the output of the shift register is 1; and a second AND circuit that outputs 1 when the output of the shift register is 0, and a second AND circuit that performs an exclusive OR of the binary information and the output of the shift register, and inputs the output to the input of the shift register. A bipolar encoding circuit is obtained having an exclusive OR circuit for feeding.
次に図面を参照して詳細に説明する。 Next, a detailed description will be given with reference to the drawings.
第1図はバイポーラ符号化回路(以下符号化回
路と略称する。)を用いたバイポーラ伝送の送信
部の構成の一例を示したブロツク図である。情報
源11から送出された入力2値情報aとクロツク
bは符号化回路12において1又は0の出力cと
dとなり、2値3値変換回路13からバイポーラ
パルスeとなつて伝送路に送出される。なおこの
第1図は符号化回路12が従来のものであると本
発明のものであるとを問わないものであり、括弧
で示したi,j,mは後述の本発明に関連した記
号である。ここでまず従来の符号化回路について
の説明を行う。 FIG. 1 is a block diagram showing an example of the configuration of a transmitting section for bipolar transmission using a bipolar encoding circuit (hereinafter abbreviated as encoding circuit). The input binary information a and the clock b sent from the information source 11 become outputs c and d of 1 or 0 in the encoding circuit 12, and are sent out to the transmission line as a bipolar pulse e from the binary to ternary conversion circuit 13. Ru. Note that this FIG. 1 shows whether the encoding circuit 12 is a conventional one or the one of the present invention, and i, j, and m shown in parentheses are symbols related to the present invention, which will be described later. be. First, a conventional encoding circuit will be explained.
第2図は従来の符号化回路の構成の一例を示し
たブロツク図である。 FIG. 2 is a block diagram showing an example of the configuration of a conventional encoding circuit.
第3図は第2図の従来の符号化回路を第1図の
送信部に用いた場合における各部の波形を示した
波形図である。以下第1図ないし第3図を併用し
て説明する。D型フリツプフロツプ21は入力2
値情報aとクロツクbとから2値情報fを作る回
路である。AND回路22は2つのゲート回路か
ら成り、その出力であるcとdは、2値情報fが
0のときは共に0となり、2値情報fが1のとき
はどちらかが1となる。2分周器23はAND回
路22と組んで、第3図の波形から分るように出
力cとdが1となるときそれらを交互に1になる
ようにする。そしてNAND回路24はインバー
タ25と組みになつて2値情報fが0のときに2
分周器23の動きを止める回路である。このよう
にして生じた出力cとdは、2値3値変換回路1
3によりバイポーラパルスeとなつて図示してな
い伝送路に送出される。 FIG. 3 is a waveform diagram showing waveforms at various parts when the conventional encoding circuit of FIG. 2 is used in the transmitting section of FIG. 1. The explanation will be given below with reference to FIGS. 1 to 3. D-type flip-flop 21 has input 2
This circuit creates binary information f from value information a and clock b. The AND circuit 22 consists of two gate circuits, and the outputs c and d thereof both become 0 when the binary information f is 0, and either becomes 1 when the binary information f is 1. The 2 frequency divider 23 is combined with the AND circuit 22 so that when the outputs c and d become 1, they alternately become 1, as can be seen from the waveform of FIG. The NAND circuit 24 is paired with an inverter 25, and when the binary information f is 0, the
This is a circuit that stops the movement of the frequency divider 23. The outputs c and d generated in this way are output from the binary/ternary conversion circuit 1
3, it becomes a bipolar pulse e and is sent to a transmission path (not shown).
第4図は上記の2値3値変換回路13の回路構
成の一例を示した図である。符号化回路の出力c
とdはレベル変換回路27でTTLレベルを受け
てトランジスタスイツチング回路28を駆動し、
このスイツチング回路はインピーダンス変換トラ
ンス29を駆動してバイポーラパルスeを発生す
る。なおいうまでもないが、この2値3値回路は
後述の本発明の符号化回路を用いた送信部におい
ても使用するものである。次に本発明につき説明
する。 FIG. 4 is a diagram showing an example of the circuit configuration of the binary-to-ternary conversion circuit 13 described above. Output c of the encoding circuit
and d receive the TTL level in the level conversion circuit 27 and drive the transistor switching circuit 28,
This switching circuit drives an impedance conversion transformer 29 to generate a bipolar pulse e. Needless to say, this binary and ternary circuit is also used in a transmitter using the encoding circuit of the present invention, which will be described later. Next, the present invention will be explained.
第5図は本発明の符号化回路の対象となる、情
報をN系列に分割して符号化する状態を示した図
である。第5図において、2値情報1000をNビツ
ト毎に分割し、NビツトおきのN個の系列1001〜
100Nを考える。各系列についてそれぞれ独立に
バイポーラ符号化を行ない、それらを合成して3
値伝送路符号2000を発生させる。この符号化法を
N分割バイポーラ符号と呼ぶことにする。 FIG. 5 is a diagram showing a state in which information is divided into N sequences and encoded, which is the object of the encoding circuit of the present invention. In FIG. 5, binary information 1000 is divided into N bits, and N sequences 1001 to 1001 are divided every N bits.
Consider 100N. Bipolar encoding is performed on each sequence independently, and they are combined into 3
Generate value transmission path code 2000. This encoding method will be called an N-division bipolar code.
第6図はN分割バイポーラ符号の電子スペクト
ラムを通常のバイポーラ符号のそれと比較して示
した図である。第6図において、Aは通常のバイ
ポーラ、Bは2分割バイポーラ、Cは3分割バイ
ポーラ符号のスペクトラムをそれぞれ示したもの
である。ここで符号伝送速度をf0バンドとする
と、N分割バイポーラ符号のスペクトラムは一般
にf0/NHzの整数倍の所に零点を持つている。そ
して特にkf0(k=0,±1,±2,…)の所は如何
なるNに対しても零点となる。 FIG. 6 is a diagram showing the electronic spectrum of an N-divided bipolar code in comparison with that of a normal bipolar code. In FIG. 6, A shows the spectrum of a normal bipolar code, B shows the spectrum of a two-part bipolar code, and C shows the spectrum of a three-part bipolar code. Assuming that the code transmission rate is f 0 band, the spectrum of an N-divided bipolar code generally has zero points at integral multiples of f 0 /NHz. In particular, kf 0 (k=0, ±1, ±2, . . . ) is a zero point for any N.
第7図は上記N分割バイポーラ符号を発生する
本発明の符号化回路の構成を示した図である。こ
の回路は、入力2値情報aとクロツクbから2値
情報fを作るD型フリツプフロツプ31、N段の
フリツプフロツプから成るシフトレジスタ32、
2値情報fが1でシフトレジスタ32の出力が1
のときに出力gが1となる第1のアンド回路3
3、2値情報fが1でシフトレジスタ32の出力
が0のとき出力hが1となる第2のAND回路3
4、2値情報fとシフトレジスタ32の出力の排
他的論理和をとつてその出力をシフトレジスタ3
2の入力に送り込む排他的論理和回路(EX−
OR回路)35で構成されている。なおシフトレ
ジスタ32の段数を変える回路は省略してある。
ただこの回路の動作は、シフトレジスタが多段と
なつているので説明が長くなるので、次にNが2
の場合につき具体的に説明する。 FIG. 7 is a diagram showing the configuration of an encoding circuit according to the present invention that generates the N-divided bipolar code. This circuit includes a D-type flip-flop 31 that generates binary information f from input binary information a and clock b, a shift register 32 consisting of N-stage flip-flops,
When the binary information f is 1, the output of the shift register 32 is 1
The first AND circuit 3 whose output g becomes 1 when
3. Second AND circuit 3 whose output h is 1 when the binary information f is 1 and the output of the shift register 32 is 0
4. Take the exclusive OR of the binary information f and the output of the shift register 32 and send the output to the shift register 3
Exclusive OR circuit (EX-
OR circuit) 35. Note that a circuit for changing the number of stages of the shift register 32 is omitted.
However, since the operation of this circuit has multiple stages of shift registers, the explanation will be long, so next time, N is 2.
This case will be explained in detail.
第8図および第9図は、本発明の2分割バイポ
ーラ符号の符号化回路の一実施例およびこの回路
の各部における波形をそれぞれ示した図である。
第8図に示される符号化回路の構成は、第7図の
ものと殆んど同じて、異る点はシフトレジスタ3
6が2個のフリツプフロツプ37と38で構成さ
れていることだけである。以下第8図の回路の動
作を第9図を併用して説明する。いま入力情報a
からクロツクbを用いてfに示すような2値情報
が形成されたとする。AND回路33と34の出
力iとjは、2値出力fが0であるものとすれ
ば、いずれも0となる。このときシフトレジスタ
36の出力kの論理はEX−OR回路35によつ
て変化を受けず、そのままの値で出力lとしてシ
フトレジスタ36に入力される。2値情報fが1
のときは、シフトレジスタ36の出力kが1であ
るか0であるかによつて出力のiのみ1となるか
出力jのみが1となる。このときシフトレジスタ
36の出力kの論理値はEX−OR回路35によ
つて反転され、反転された2値の出力lがシフト
レジスタ36の入力となる。 FIG. 8 and FIG. 9 are diagrams showing an embodiment of a two-division bipolar code encoding circuit of the present invention and waveforms at various parts of this circuit, respectively.
The configuration of the encoding circuit shown in FIG. 8 is almost the same as that in FIG. 7, with the only difference being that the shift register 3
6 is composed of two flip-flops 37 and 38. The operation of the circuit shown in FIG. 8 will be explained below with reference to FIG. 9. Current input information a
Assume that binary information as shown in f is formed using clock b. If the binary output f is 0, the outputs i and j of the AND circuits 33 and 34 are both 0. At this time, the logic of the output k of the shift register 36 is not changed by the EX-OR circuit 35, and is input to the shift register 36 as the output l without any change. Binary information f is 1
In this case, depending on whether the output k of the shift register 36 is 1 or 0, only the output i becomes 1 or only the output j becomes 1. At this time, the logical value of the output k of the shift register 36 is inverted by the EX-OR circuit 35, and the inverted binary output l becomes the input of the shift register 36.
上記の符号化回路によつて得られた出力iとj
は、第1図をも参照して、2値3値変換回路13
に送られる。この回路の出力である伝送符号m
は、AND回路33の出力iが1のときは+1レ
ベルとなり、AND回路34の出力jが1のとき
は−1レベルとなり、両出力iとjが共に0のと
きは0となる。以上の動作によつて、第9図の1
ビツトおきの系列#1と#2とに対し、互いに独
立なバイポーラ符号化が行われ、2分割バイポー
ラ符号化が行われる。次に必要のときにスイツチ
回路39を用いてフリツプフロツプ38を短絡す
れば、このような符号化回路は従来の第2図の符
号化回路と機能的には全く一致し、第3図に示す
ような符号化が行われる。したがつて単にスイツ
チ回路39を操作することにより、すなわち回路
構成を局部的に変更することにより、第8図の本
発明の符号化回路は符号の形の互いに異る2つの
符号化回路と同等の動作を行うことができる。 Outputs i and j obtained by the above encoding circuit
Referring also to FIG. 1, the binary-to-ternary conversion circuit 13
sent to. The transmission code m which is the output of this circuit
is a +1 level when the output i of the AND circuit 33 is 1, a -1 level when the output j of the AND circuit 34 is 1, and a 0 level when both outputs i and j are 0. By the above operation, 1 in Fig. 9
Mutually independent bipolar encoding is performed on alternate bit sequences #1 and #2, and two-part bipolar encoding is performed. Next, if the switch circuit 39 is used to short-circuit the flip-flop 38 when necessary, such an encoding circuit will be functionally identical to the conventional encoding circuit of FIG. 2, and will be as shown in FIG. encoding is performed. Therefore, by simply operating the switch circuit 39, that is, by locally changing the circuit configuration, the encoding circuit of the present invention shown in FIG. 8 can be made equivalent to two encoding circuits with different code shapes. The following actions can be performed.
なお第6図の説明においては省略したが、N分
割バイポーラ符号化回路も上記と同様な動作を行
なうことは明らかであろう。なおこの場合スイツ
チ回路は図示してないが、フリツプフロツプの1
つ又はそれ以上を短絡するような構成になつてい
る。これにより1つの符号化回路で最大N種類の
符号化を行うことができる。但しそれらのうち1
つは従来の場合と同じ符号化回路に相当するもの
となる。 Although omitted in the explanation of FIG. 6, it is clear that the N-division bipolar encoding circuit also performs the same operation as described above. Although the switch circuit is not shown in this case, one of the flip-flops
The configuration is such that one or more are short-circuited. This allows one encoding circuit to perform up to N types of encoding. However, one of them
One corresponds to the same encoding circuit as in the conventional case.
第1図はバイポーラ符号化回路を用いたバイポ
ーラ伝送の送信部の構成の一例を示したブロツク
図、第2図は従来のバイポーラ符号化回路の構成
を示したブロツク図、第3図は第2図の回路を第
1図の送信部に用いた場合における各部の波形を
示した図、第4図は第1図の送信部に用いる2値
3値変換回路の構成の一例を示した図、第5図は
本発明の対象となる、情報をN系列に分割して符
号化する状態を示した図、第6図はN分割バイポ
ーラ符号の電子スペクトラムを通常のバイポーラ
符号のそれと比較して示した図、第7図は本発明
のN分割バイポーラ符号を発生するバイポーラ符
号化回路をブロツクであらわした図、第8図は本
発明の2分割バイポーラ符号を発生するバイポー
ラ符号化回路をブロツク図であらわした図、第9
図は第8図の回路の各部における波形を示した図
である。
記号の説明:31はD型フリツプフロツプ回
路、33と34はAND回路、35は排他的論理
積回路(EX−OR回路)、36はシフトレジス
タ、37と38はフリツプフロツプ、39はスイ
ツチをそれぞれあらわしている。またf,i,
j,k,lおよびmはいずれも各部における回路
出力をあらわしている。
FIG. 1 is a block diagram showing an example of the configuration of a transmitting section for bipolar transmission using a bipolar encoding circuit, FIG. 2 is a block diagram showing the configuration of a conventional bipolar encoding circuit, and FIG. A diagram showing the waveforms of each part when the circuit shown in the figure is used in the transmitting section of FIG. 1, FIG. 4 is a diagram showing an example of the configuration of a binary-to-ternary conversion circuit used in the transmitting section of FIG. 1, Fig. 5 is a diagram showing a state in which information is divided into N sequences and encoded, which is the object of the present invention, and Fig. 6 shows a comparison of the electronic spectrum of an N-divided bipolar code with that of a normal bipolar code. 7 is a block diagram of a bipolar encoding circuit that generates an N-division bipolar code of the present invention, and FIG. 8 is a block diagram of a bipolar encoding circuit that generates a 2-division bipolar code of the present invention. Figure 9
The figure shows waveforms at various parts of the circuit of FIG. 8. Explanation of symbols: 31 represents a D-type flip-flop circuit, 33 and 34 represent an AND circuit, 35 represents an exclusive AND circuit (EX-OR circuit), 36 represents a shift register, 37 and 38 represent a flip-flop circuit, and 39 represents a switch. There is. Also f, i,
j, k, l, and m all represent circuit outputs at each part.
Claims (1)
1で且つ前記シフトレジスタの出力が1のときに
1を出力する第1の論理積回路と、前記2値情報
が1で且つ前記シフトレジスタの出力が0のとき
に1を出力する第2の論理積回路と、前記2値情
報と前記シフトレジスタの出力の排他的論理和を
とつてその出力を前記シフトレジスタの入力に送
り込む排他的論理和回路とを有するバイポーラ符
号化回路。1. a shift register with a variable number of stages; a first AND circuit that outputs 1 when the binary information is 1 and the output of the shift register is 1; a second AND circuit that outputs 1 when the output is 0; and an exclusive OR that takes the exclusive OR of the binary information and the output of the shift register and sends the output to the input of the shift register. A bipolar encoding circuit having a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472279A JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472279A JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5597762A JPS5597762A (en) | 1980-07-25 |
| JPS6318376B2 true JPS6318376B2 (en) | 1988-04-18 |
Family
ID=11591773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP472279A Granted JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5597762A (en) |
-
1979
- 1979-01-22 JP JP472279A patent/JPS5597762A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5597762A (en) | 1980-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873456A (en) | High speed state machine | |
| US3906485A (en) | Data coding circuits for encoded waveform with constrained charge accumulation | |
| EP0059224B1 (en) | System for coding and decoding binary data | |
| US4675553A (en) | Sequential logic circuits implemented with inverter function logic | |
| JPS61154321A (en) | decoding circuit | |
| US3818135A (en) | Circuitry for transmission of phase difference modulated data signals | |
| KR950010213B1 (en) | Digital Code Conversion Apparatus and Method | |
| JPH04258023A (en) | High-speed counter/divider and method of using the counter/divider as a swallower counter | |
| EP0090047A1 (en) | Encoding and decoding system for binary data | |
| JPH038128B2 (en) | ||
| JPS6318376B2 (en) | ||
| US3921103A (en) | Circuit arrangement for frequency-differential phase modulation | |
| US3419805A (en) | Binary to multilevel conversion by combining redundant information signal with transition encoded information signal | |
| JP3011509B2 (en) | Digital modulation circuit | |
| JPS61227431A (en) | code conversion device | |
| JPS63227119A (en) | Digital variable frequency dividing circuit | |
| WO1986003078A1 (en) | Logic circuit with frequency divider application | |
| JPH02271716A (en) | Counter | |
| JP3125651B2 (en) | Rate generator | |
| KR900001028Y1 (en) | Synchronization pattern insertion circuit of pulse code modulation multiple device | |
| JP3514020B2 (en) | Rate generator | |
| JPH0389718A (en) | One to five code modulation system | |
| JPH0695644B2 (en) | Decoding device for run-length limited code | |
| JPS63151223A (en) | Decoding circuit | |
| JPH03104319A (en) | Error detection circuit |