JPS6318376B2 - - Google Patents
Info
- Publication number
- JPS6318376B2 JPS6318376B2 JP472279A JP472279A JPS6318376B2 JP S6318376 B2 JPS6318376 B2 JP S6318376B2 JP 472279 A JP472279 A JP 472279A JP 472279 A JP472279 A JP 472279A JP S6318376 B2 JPS6318376 B2 JP S6318376B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bipolar
- output
- shift register
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 4
- 238000002265 electronic spectrum Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラ符号化回路に関するもので
ある。
ある。
バイポーラ伝送を行う場合、特珠な情報、たと
えばルツクバツク試験のための折返し信号あるい
は緊急信号など、も一般情報と同じ形の符号で伝
送される。したがつて受信側ではこれら特珠情報
を検知し処理するためには可成りの回路と不断の
注意を必要とする。これを解決する１つの方策と
して、必要に応じてバイポーラ符号の形を変えら
れるようにすることが考えられる。しかし乍ら従
来のバイポーラ伝送は、多くの種類のものが開発
されているが〔たとえば猪瀬博編「PCM通信の
基礎と新技術」（産報社発行）の第４章〕、お互い
に独立したものであり、したがつて上記の方策を
実行するには、送信部および受信部を２組設けて
切換えて使用する必要がある。したがつて経済的
に好ましいものではない。ここでもし回路構成を
局部的に変更することにより異なつたバイポーラ
符号が得られるならば、上記の方策が効果的に実
行可能であると想到したのが本発明の出発点であ
る。
えばルツクバツク試験のための折返し信号あるい
は緊急信号など、も一般情報と同じ形の符号で伝
送される。したがつて受信側ではこれら特珠情報
を検知し処理するためには可成りの回路と不断の
注意を必要とする。これを解決する１つの方策と
して、必要に応じてバイポーラ符号の形を変えら
れるようにすることが考えられる。しかし乍ら従
来のバイポーラ伝送は、多くの種類のものが開発
されているが〔たとえば猪瀬博編「PCM通信の
基礎と新技術」（産報社発行）の第４章〕、お互い
に独立したものであり、したがつて上記の方策を
実行するには、送信部および受信部を２組設けて
切換えて使用する必要がある。したがつて経済的
に好ましいものではない。ここでもし回路構成を
局部的に変更することにより異なつたバイポーラ
符号が得られるならば、上記の方策が効果的に実
行可能であると想到したのが本発明の出発点であ
る。
したがつて本発明の目的は、構造上の局部的な
変更で符号の形を変更できるバイポーラ符号化回
路を得ようとするものである。
変更で符号の形を変更できるバイポーラ符号化回
路を得ようとするものである。
本発明によれば、段数の可変なシフトレジスタ
と、２値情報が１で且つ前記シフトレジスタの出
力が１のときに１を出力する第１の論理積回路
と、前記２値情報が１で且つ前記シフトレジスタ
の出力が０のときに１を出力する第２の論理積回
路と、前記２値情報と前記シフトレジスタの出力
の排他的論理和をとつてその出力を前記シフトレ
ジスタの入力に送り込む排他的論理和回路とを有
するバイポーラ符号化回路が得られる。
と、２値情報が１で且つ前記シフトレジスタの出
力が１のときに１を出力する第１の論理積回路
と、前記２値情報が１で且つ前記シフトレジスタ
の出力が０のときに１を出力する第２の論理積回
路と、前記２値情報と前記シフトレジスタの出力
の排他的論理和をとつてその出力を前記シフトレ
ジスタの入力に送り込む排他的論理和回路とを有
するバイポーラ符号化回路が得られる。
次に図面を参照して詳細に説明する。
第１図はバイポーラ符号化回路（以下符号化回
路と略称する。）を用いたバイポーラ伝送の送信
部の構成の一例を示したブロツク図である。情報
源１１から送出された入力２値情報ａとクロツク
ｂは符号化回路１２において１又は０の出力ｃと
ｄとなり、２値３値変換回路１３からバイポーラ
パルスｅとなつて伝送路に送出される。なおこの
第１図は符号化回路１２が従来のものであると本
発明のものであるとを問わないものであり、括弧
で示したｉ，ｊ，ｍは後述の本発明に関連した記
号である。ここでまず従来の符号化回路について
の説明を行う。
路と略称する。）を用いたバイポーラ伝送の送信
部の構成の一例を示したブロツク図である。情報
源１１から送出された入力２値情報ａとクロツク
ｂは符号化回路１２において１又は０の出力ｃと
ｄとなり、２値３値変換回路１３からバイポーラ
パルスｅとなつて伝送路に送出される。なおこの
第１図は符号化回路１２が従来のものであると本
発明のものであるとを問わないものであり、括弧
で示したｉ，ｊ，ｍは後述の本発明に関連した記
号である。ここでまず従来の符号化回路について
の説明を行う。
第２図は従来の符号化回路の構成の一例を示し
たブロツク図である。
たブロツク図である。
第３図は第２図の従来の符号化回路を第１図の
送信部に用いた場合における各部の波形を示した
波形図である。以下第１図ないし第３図を併用し
て説明する。Ｄ型フリツプフロツプ２１は入力２
値情報ａとクロツクｂとから２値情報ｆを作る回
路である。AND回路２２は２つのゲート回路か
ら成り、その出力であるｃとｄは、２値情報ｆが
０のときは共に０となり、２値情報ｆが１のとき
はどちらかが１となる。２分周器２３はAND回
路２２と組んで、第３図の波形から分るように出
力ｃとｄが１となるときそれらを交互に１になる
ようにする。そしてNAND回路２４はインバー
タ２５と組みになつて２値情報ｆが０のときに２
分周器２３の動きを止める回路である。このよう
にして生じた出力ｃとｄは、２値３値変換回路１
３によりバイポーラパルスｅとなつて図示してな
い伝送路に送出される。
送信部に用いた場合における各部の波形を示した
波形図である。以下第１図ないし第３図を併用し
て説明する。Ｄ型フリツプフロツプ２１は入力２
値情報ａとクロツクｂとから２値情報ｆを作る回
路である。AND回路２２は２つのゲート回路か
ら成り、その出力であるｃとｄは、２値情報ｆが
０のときは共に０となり、２値情報ｆが１のとき
はどちらかが１となる。２分周器２３はAND回
路２２と組んで、第３図の波形から分るように出
力ｃとｄが１となるときそれらを交互に１になる
ようにする。そしてNAND回路２４はインバー
タ２５と組みになつて２値情報ｆが０のときに２
分周器２３の動きを止める回路である。このよう
にして生じた出力ｃとｄは、２値３値変換回路１
３によりバイポーラパルスｅとなつて図示してな
い伝送路に送出される。
第４図は上記の２値３値変換回路１３の回路構
成の一例を示した図である。符号化回路の出力ｃ
とｄはレベル変換回路２７でTTLレベルを受け
てトランジスタスイツチング回路２８を駆動し、
このスイツチング回路はインピーダンス変換トラ
ンス２９を駆動してバイポーラパルスｅを発生す
る。なおいうまでもないが、この２値３値回路は
後述の本発明の符号化回路を用いた送信部におい
ても使用するものである。次に本発明につき説明
する。
成の一例を示した図である。符号化回路の出力ｃ
とｄはレベル変換回路２７でTTLレベルを受け
てトランジスタスイツチング回路２８を駆動し、
このスイツチング回路はインピーダンス変換トラ
ンス２９を駆動してバイポーラパルスｅを発生す
る。なおいうまでもないが、この２値３値回路は
後述の本発明の符号化回路を用いた送信部におい
ても使用するものである。次に本発明につき説明
する。
第５図は本発明の符号化回路の対象となる、情
報をＮ系列に分割して符号化する状態を示した図
である。第５図において、２値情報1000をＮビツ
ト毎に分割し、ＮビツトおきのＮ個の系列1001〜
100Nを考える。各系列についてそれぞれ独立に
バイポーラ符号化を行ない、それらを合成して３
値伝送路符号2000を発生させる。この符号化法を
Ｎ分割バイポーラ符号と呼ぶことにする。
報をＮ系列に分割して符号化する状態を示した図
である。第５図において、２値情報1000をＮビツ
ト毎に分割し、ＮビツトおきのＮ個の系列1001〜
100Nを考える。各系列についてそれぞれ独立に
バイポーラ符号化を行ない、それらを合成して３
値伝送路符号2000を発生させる。この符号化法を
Ｎ分割バイポーラ符号と呼ぶことにする。
第６図はＮ分割バイポーラ符号の電子スペクト
ラムを通常のバイポーラ符号のそれと比較して示
した図である。第６図において、Ａは通常のバイ
ポーラ、Ｂは２分割バイポーラ、Ｃは３分割バイ
ポーラ符号のスペクトラムをそれぞれ示したもの
である。ここで符号伝送速度をf0バンドとする
と、Ｎ分割バイポーラ符号のスペクトラムは一般
にf0／ＮHzの整数倍の所に零点を持つている。そ
して特にkf0（ｋ＝０，±１，±２，…）の所は如何
なるＮに対しても零点となる。
ラムを通常のバイポーラ符号のそれと比較して示
した図である。第６図において、Ａは通常のバイ
ポーラ、Ｂは２分割バイポーラ、Ｃは３分割バイ
ポーラ符号のスペクトラムをそれぞれ示したもの
である。ここで符号伝送速度をf0バンドとする
と、Ｎ分割バイポーラ符号のスペクトラムは一般
にf0／ＮHzの整数倍の所に零点を持つている。そ
して特にkf0（ｋ＝０，±１，±２，…）の所は如何
なるＮに対しても零点となる。
第７図は上記Ｎ分割バイポーラ符号を発生する
本発明の符号化回路の構成を示した図である。こ
の回路は、入力２値情報ａとクロツクｂから２値
情報ｆを作るＤ型フリツプフロツプ３１、Ｎ段の
フリツプフロツプから成るシフトレジスタ３２、
２値情報ｆが１でシフトレジスタ３２の出力が１
のときに出力ｇが１となる第１のアンド回路３
３、２値情報ｆが１でシフトレジスタ３２の出力
が０のとき出力ｈが１となる第２のAND回路３
４、２値情報ｆとシフトレジスタ３２の出力の排
他的論理和をとつてその出力をシフトレジスタ３
２の入力に送り込む排他的論理和回路（EX−
OR回路）３５で構成されている。なおシフトレ
ジスタ３２の段数を変える回路は省略してある。
ただこの回路の動作は、シフトレジスタが多段と
なつているので説明が長くなるので、次にＮが２
の場合につき具体的に説明する。
本発明の符号化回路の構成を示した図である。こ
の回路は、入力２値情報ａとクロツクｂから２値
情報ｆを作るＤ型フリツプフロツプ３１、Ｎ段の
フリツプフロツプから成るシフトレジスタ３２、
２値情報ｆが１でシフトレジスタ３２の出力が１
のときに出力ｇが１となる第１のアンド回路３
３、２値情報ｆが１でシフトレジスタ３２の出力
が０のとき出力ｈが１となる第２のAND回路３
４、２値情報ｆとシフトレジスタ３２の出力の排
他的論理和をとつてその出力をシフトレジスタ３
２の入力に送り込む排他的論理和回路（EX−
OR回路）３５で構成されている。なおシフトレ
ジスタ３２の段数を変える回路は省略してある。
ただこの回路の動作は、シフトレジスタが多段と
なつているので説明が長くなるので、次にＮが２
の場合につき具体的に説明する。
第８図および第９図は、本発明の２分割バイポ
ーラ符号の符号化回路の一実施例およびこの回路
の各部における波形をそれぞれ示した図である。
第８図に示される符号化回路の構成は、第７図の
ものと殆んど同じて、異る点はシフトレジスタ３
６が２個のフリツプフロツプ３７と３８で構成さ
れていることだけである。以下第８図の回路の動
作を第９図を併用して説明する。いま入力情報ａ
からクロツクｂを用いてｆに示すような２値情報
が形成されたとする。AND回路３３と３４の出
力ｉとｊは、２値出力ｆが０であるものとすれ
ば、いずれも０となる。このときシフトレジスタ
３６の出力ｋの論理はEX−OR回路３５によつ
て変化を受けず、そのままの値で出力ｌとしてシ
フトレジスタ３６に入力される。２値情報ｆが１
のときは、シフトレジスタ３６の出力ｋが１であ
るか０であるかによつて出力のｉのみ１となるか
出力ｊのみが１となる。このときシフトレジスタ
３６の出力ｋの論理値はEX−OR回路３５によ
つて反転され、反転された２値の出力ｌがシフト
レジスタ３６の入力となる。
ーラ符号の符号化回路の一実施例およびこの回路
の各部における波形をそれぞれ示した図である。
第８図に示される符号化回路の構成は、第７図の
ものと殆んど同じて、異る点はシフトレジスタ３
６が２個のフリツプフロツプ３７と３８で構成さ
れていることだけである。以下第８図の回路の動
作を第９図を併用して説明する。いま入力情報ａ
からクロツクｂを用いてｆに示すような２値情報
が形成されたとする。AND回路３３と３４の出
力ｉとｊは、２値出力ｆが０であるものとすれ
ば、いずれも０となる。このときシフトレジスタ
３６の出力ｋの論理はEX−OR回路３５によつ
て変化を受けず、そのままの値で出力ｌとしてシ
フトレジスタ３６に入力される。２値情報ｆが１
のときは、シフトレジスタ３６の出力ｋが１であ
るか０であるかによつて出力のｉのみ１となるか
出力ｊのみが１となる。このときシフトレジスタ
３６の出力ｋの論理値はEX−OR回路３５によ
つて反転され、反転された２値の出力ｌがシフト
レジスタ３６の入力となる。
上記の符号化回路によつて得られた出力ｉとｊ
は、第１図をも参照して、２値３値変換回路１３
に送られる。この回路の出力である伝送符号ｍ
は、AND回路３３の出力ｉが１のときは＋１レ
ベルとなり、AND回路３４の出力ｊが１のとき
は−１レベルとなり、両出力ｉとｊが共に０のと
きは０となる。以上の動作によつて、第９図の１
ビツトおきの系列＃１と＃２とに対し、互いに独
立なバイポーラ符号化が行われ、２分割バイポー
ラ符号化が行われる。次に必要のときにスイツチ
回路３９を用いてフリツプフロツプ３８を短絡す
れば、このような符号化回路は従来の第２図の符
号化回路と機能的には全く一致し、第３図に示す
ような符号化が行われる。したがつて単にスイツ
チ回路３９を操作することにより、すなわち回路
構成を局部的に変更することにより、第８図の本
発明の符号化回路は符号の形の互いに異る２つの
符号化回路と同等の動作を行うことができる。
は、第１図をも参照して、２値３値変換回路１３
に送られる。この回路の出力である伝送符号ｍ
は、AND回路３３の出力ｉが１のときは＋１レ
ベルとなり、AND回路３４の出力ｊが１のとき
は−１レベルとなり、両出力ｉとｊが共に０のと
きは０となる。以上の動作によつて、第９図の１
ビツトおきの系列＃１と＃２とに対し、互いに独
立なバイポーラ符号化が行われ、２分割バイポー
ラ符号化が行われる。次に必要のときにスイツチ
回路３９を用いてフリツプフロツプ３８を短絡す
れば、このような符号化回路は従来の第２図の符
号化回路と機能的には全く一致し、第３図に示す
ような符号化が行われる。したがつて単にスイツ
チ回路３９を操作することにより、すなわち回路
構成を局部的に変更することにより、第８図の本
発明の符号化回路は符号の形の互いに異る２つの
符号化回路と同等の動作を行うことができる。
なお第６図の説明においては省略したが、Ｎ分
割バイポーラ符号化回路も上記と同様な動作を行
なうことは明らかであろう。なおこの場合スイツ
チ回路は図示してないが、フリツプフロツプの１
つ又はそれ以上を短絡するような構成になつてい
る。これにより１つの符号化回路で最大Ｎ種類の
符号化を行うことができる。但しそれらのうち１
つは従来の場合と同じ符号化回路に相当するもの
となる。
割バイポーラ符号化回路も上記と同様な動作を行
なうことは明らかであろう。なおこの場合スイツ
チ回路は図示してないが、フリツプフロツプの１
つ又はそれ以上を短絡するような構成になつてい
る。これにより１つの符号化回路で最大Ｎ種類の
符号化を行うことができる。但しそれらのうち１
つは従来の場合と同じ符号化回路に相当するもの
となる。
第１図はバイポーラ符号化回路を用いたバイポ
ーラ伝送の送信部の構成の一例を示したブロツク
図、第２図は従来のバイポーラ符号化回路の構成
を示したブロツク図、第３図は第２図の回路を第
１図の送信部に用いた場合における各部の波形を
示した図、第４図は第１図の送信部に用いる２値
３値変換回路の構成の一例を示した図、第５図は
本発明の対象となる、情報をＮ系列に分割して符
号化する状態を示した図、第６図はＮ分割バイポ
ーラ符号の電子スペクトラムを通常のバイポーラ
符号のそれと比較して示した図、第７図は本発明
のＮ分割バイポーラ符号を発生するバイポーラ符
号化回路をブロツクであらわした図、第８図は本
発明の２分割バイポーラ符号を発生するバイポー
ラ符号化回路をブロツク図であらわした図、第９
図は第８図の回路の各部における波形を示した図
である。 記号の説明：３１はＤ型フリツプフロツプ回
路、３３と３４はAND回路、３５は排他的論理
積回路（EX−OR回路）、３６はシフトレジス
タ、３７と３８はフリツプフロツプ、３９はスイ
ツチをそれぞれあらわしている。またｆ，ｉ，
ｊ，ｋ，ｌおよびｍはいずれも各部における回路
出力をあらわしている。
ーラ伝送の送信部の構成の一例を示したブロツク
図、第２図は従来のバイポーラ符号化回路の構成
を示したブロツク図、第３図は第２図の回路を第
１図の送信部に用いた場合における各部の波形を
示した図、第４図は第１図の送信部に用いる２値
３値変換回路の構成の一例を示した図、第５図は
本発明の対象となる、情報をＮ系列に分割して符
号化する状態を示した図、第６図はＮ分割バイポ
ーラ符号の電子スペクトラムを通常のバイポーラ
符号のそれと比較して示した図、第７図は本発明
のＮ分割バイポーラ符号を発生するバイポーラ符
号化回路をブロツクであらわした図、第８図は本
発明の２分割バイポーラ符号を発生するバイポー
ラ符号化回路をブロツク図であらわした図、第９
図は第８図の回路の各部における波形を示した図
である。 記号の説明：３１はＤ型フリツプフロツプ回
路、３３と３４はAND回路、３５は排他的論理
積回路（EX−OR回路）、３６はシフトレジス
タ、３７と３８はフリツプフロツプ、３９はスイ
ツチをそれぞれあらわしている。またｆ，ｉ，
ｊ，ｋ，ｌおよびｍはいずれも各部における回路
出力をあらわしている。
Claims (1)
- １ 段数の可変なシフトレジスタと、２値情報が
１で且つ前記シフトレジスタの出力が１のときに
１を出力する第１の論理積回路と、前記２値情報
が１で且つ前記シフトレジスタの出力が０のとき
に１を出力する第２の論理積回路と、前記２値情
報と前記シフトレジスタの出力の排他的論理和を
とつてその出力を前記シフトレジスタの入力に送
り込む排他的論理和回路とを有するバイポーラ符
号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472279A JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP472279A JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5597762A JPS5597762A (en) | 1980-07-25 |
| JPS6318376B2 true JPS6318376B2 (ja) | 1988-04-18 |
Family
ID=11591773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP472279A Granted JPS5597762A (en) | 1979-01-22 | 1979-01-22 | Coding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5597762A (ja) |
-
1979
- 1979-01-22 JP JP472279A patent/JPS5597762A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5597762A (en) | 1980-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873456A (en) | High speed state machine | |
| US3906485A (en) | Data coding circuits for encoded waveform with constrained charge accumulation | |
| EP0059224B1 (en) | System for coding and decoding binary data | |
| US4675553A (en) | Sequential logic circuits implemented with inverter function logic | |
| JPS61154321A (ja) | 復号化回路 | |
| US3818135A (en) | Circuitry for transmission of phase difference modulated data signals | |
| KR950010213B1 (ko) | 디지탈 코드 변환 장치 및 방법 | |
| JPH04258023A (ja) | 高速カウンタ／ 除算器及び当該カウンタ／ 除算器をスワローワーカウンタに使用する方法 | |
| EP0090047A1 (en) | Encoding and decoding system for binary data | |
| JPH038128B2 (ja) | ||
| JPS6318376B2 (ja) | ||
| US3921103A (en) | Circuit arrangement for frequency-differential phase modulation | |
| US3419805A (en) | Binary to multilevel conversion by combining redundant information signal with transition encoded information signal | |
| JP3011509B2 (ja) | ディジタル変調回路 | |
| JPS61227431A (ja) | 符号変換装置 | |
| JPS63227119A (ja) | デイジタル可変分周回路 | |
| WO1986003078A1 (en) | Logic circuit with frequency divider application | |
| JPH02271716A (ja) | カウンタ | |
| JP3125651B2 (ja) | レート発生器 | |
| KR900001028Y1 (ko) | 펄스부호 변조 다중장치의 동기패턴 삽입회로 | |
| JP3514020B2 (ja) | レート発生器 | |
| JPH0389718A (ja) | １，５符号変調方法 | |
| JPH0695644B2 (ja) | ランレングスリミテツド符号の復号装置 | |
| JPS63151223A (ja) | デコ−ド回路 | |
| JPH03104319A (ja) | 誤り検出回路 |