JPS6319091B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は検波用のクリツプ回路に関し、主とし
て小信号を歪特性よく検出するクリツプ回路を提
供するものである。

振幅変調された特定の信号を所定レベル以上で
検出する検波回路としては、たとえば、第１図に
示されるクリツプ回路が用いられる。第１図に示
す回路構成において、１，２は入力端子、３は出
力端子、４は駆動電源、５は定電流源回路、６，
７は検波用の差動対構成をとる一対のNPNトラ
ンジスタ、８，９は歪を補正するための差動対構
成の一対PNPトランジスタ、１０，１１，１２
は動作条件を設定する回路抵抗、１３はクリツプ
レベルを設定する入力端子、１４は出力レベルを
規制する検波用ORトランジスタである。この回
路で、入力端子２および入力端子１３に所定の直
流電圧を与え、入力端子１に振幅変調信号を入力
すると、所定レベルでクリツプされた半波状の出
力信号が得られる。第２図は三角波で振幅変調さ
れた入力信号Ｉとその検波出力との関係を示す特
性図である。すなわち、上記第１図示の回路によ
れば、入力レベルの低い信号領域において、たと
えば、第２図のV_Dの範囲のように出力信号O₁に
歪を発生する。

ここで、第１図の回路動作にともなう上記出力
信号の歪について、少し立ち入つて検討してみ
る。第１図示の従来回路の原型として、一般的な
クリツプ回路を第３図に示し、また、同回路の動
作特性例を第４図に表わす。第３図のクリツプ回
路で、入力端子１の入力信号電圧をV₁、入力端
子２の直流入力電圧をV₂、出力端子３の出力電
圧をV₀とし、かつ、V₁≫V₂のときのトランジス
タQ₁のベース・エミツタ間電位をV_BE11、V₁V₂
のときのトランジスタQ₁のベース・エミツタ間
電位をV_BE10、V₁V₂のときのトランジスタQ₂の
ベース・エミツタ間電位をV_BE20、V₁≪V₂のとき
のトランジスタQ₂のベース・エミツタ間電位
V_BE21と、それぞれ定めると、入出力特性は、 V₁≫V₂のとき、V₀＝V₁−V_BE11 ……(1) V₁V₂のとき、V₀＝V₁−V_BE10 ＝V₂−V_BE20 ……(2) V₁≪V₂のとき、V₀＝V₂−V_BE21 ……(3) で表わされる。上記(1)式はトランジスタQ₁がオ
ン状態、トランジスタQ₂がオフ状態であり、(2)
式はトランジスタQ₁，Q₂ともにオン状態であり、
(3)式はトランジスタQ₁がオフ状態、トランジス
タQ₂がオン状態である。理想的な入出力特性は、 V₁＞V₂において dV₀／dV₁＝１ V₁＜V₂において dV₀／dV₂＝１ である。しかし、V₁，V₂の入力レベルが接近す
る、V₁V₂の場合、トランジスタQ₁，Q₂のベー
ス・エミツタ間電位V_BEの変化が上記入出力特性
の直線性を悪くし、出力信号に歪を生じる要因で
ある。そして、その歪が生じる出力領域が第２図
におけるV_Dの範囲であり、これを数式的に示す
と、次の(4)式のようになる。

V_D＝（V_BE11−V_BE10） ＋V_BE21−V_BE20） ……(4) 一方、ベース・エミツタ間電位V_BEは、温度Ｔ
（〓）およびエミツタ電流I_Eに依存し、V_BE＝
（kT／ｑ）ln（I_E／I_S）で与えられる。ここで、
I_S：逆方向飽和電流，ｋ：ボルツマン定数、ｑ：
電気素量である。第２図における定電流源回路５
の電流量をI_Oとすると、I_E＝I_Oであり、また、式
簡略化のため、kT／ｑ＝V_Tと置くと、次の関係
が成り立つ。

V₁≫V₂あるいはV₁≪V₂のとき、 V_BE＝V_Tln（I_O／I_S） ＝V_BE11＝V_BE21 ……(5) V₁＝V₂のとき、 V_BE＝V_Tln〔（I_O／２）／I_S〕 ＝V_BE10＝V_BE20 ……(6) 上記(5)，(6)式から、上記(4)式のV_Dは次のよう
に表わすことができる。

V_D＝2V_Tln2 ……(7) つまり、第３図の回路では、出力信号が2V_T
ln2の範囲のとき歪を生じていることになる。

第４図は上記第３図の回路で、振幅変調された
入力信号V₁を端子１に加え、端子２に所定の直
流電位V₂を与えて得られる動作特性例であり、
上記(7)式で表わされるV_Dの範囲で出力信号O₂に
歪が生じる。

第５図は、上記第３図示の回路における出力歪
を軽減するために提案されたもので、この回路の
入出力特性も、(1)，(2)，(3)の各式で示される。し
かし、この回路によれば、ベース・エミツタ間電
位V_BEに関し若干の変化がみられ、これに依存し
てV_Dも多少変化する。すなわち、R₁＝R₃とし、
トランジスタの直流電流増幅率h_FEが充分大きい
とすると、V₁≫V₂のとき、 V_BE11＝V_Tln（I_C11／I_S） ……(8) R₁I_C11＝R₂I_E31＋V_BE31 ……(9) I_O＝I_C11＋I_E31 ……(10) なる諸関係が成立する。ここで、I_C11はV₁≫V₂の
ときのトランジスタQ₁のコレクタ電流、I_E31はV₁
≫V₂のときのトランジスタQ₃のエミツタ電流、
V_BE31はV₁≫V₂のときのトランジスタQ₃のベー
ス・エミツタ電位である。上記(8)式および(9)式か
ら、 I_C11＝（R₂I_O＋V_BE31）／（R₁＋R₂） ……(11) なる関係が得られる。一方、トランジスタQ₃，
Q₄が同等の特性をもち、R₁＝R₃の条件から、V₁
≪V₂のときも、上記(8)式および(11)式と同様の関
係が次のように導き出される。

V_BE21＝V_Tln（I_C21／I_S）＝V_BE11 ……(12) I_C21＝（R₂I_O＋V_BE41）／（R₃＋R₂） ＝I_C11 ……(13) ただし、I_C21はV₁≪V₂のときのトランジスタ
Q₂のコレクタ電流、V_BE41はV₁≪V₂のときのトラ
ンジスタQ₄のベース・エミツタ間電位である。

また、V₁＝V₂のとき、 V_BE＝V_Tln（I_C10／I_S） ＝V_BE10＝V_BE20 ……(14) R₁I_C10＝R₂（I_E30＋I_E40）＋V_BE30 ……(15) I_O＝I_C10＋I_C20＋I_E30＋I_E40 ……(16) ただし、V_E30およびV_E40は、V₁＝V₂のときの
トランジスタQ₃およびQ₄のベース・エミツタ間
電位、I_C10，I_C20はそれぞれ、V₁＝V₂のときのト
ランジスタQ₁，Q₂のコレクタ電流、I_E30，I_E40は、
それぞれ、V₁＝V₂のときのトランジスタQ₃，Q₄
のエミツタ電流である。

ここで、各トランジスタの特性が互いに同等で
あることから、I_C10＝I_C20，I_E30＝I_E40なる関係も
ある。この回路におけるV_Dの範囲を、前記第３
図示回路の場合と同様に、上記(12)〜（14）式を用
いて、上記(4)式から求めると、 V_D＝2V_Tln（I_C11／I_C10） ……(17) となる。したがつて、この回路が、前記第３図の
回路に比較して、出力歪の小さくなる条件は、(7)
式と（17）式とを対比してわかるように、I_C11／
I_C10＜２のときである。そのためには、上記(11)式
ならびに上記（15），（16）式から導かれる関係に
より、次の関係が満たされなければならない。

I_C11／I_C10＝（１＋R₂／R₁＋R₂）（１＋V_BE31−V_BE30
／R₂I_O＋V_BE30）＜２……(18) すなわち、上記（18）式から、R₁＞R₂、およ
びR₂I_Oを大きくするように回路定数を選定すると
き、出力歪の領域V_Dの範囲を小さくすることが
できる。第６図は、入力端子１に振幅変調信号
V₁、入力端子２に直流電圧V₂を与えたときの動
作特性例であり、出力端子３に現われる半波検波
出力信号O₃は、第４図に示すもの（図中の破線
がこれに対応している）にくらべて、V_Dの範囲
が減少していることを示す。

さて、第１図の従来例ののクリツプ回路に立ち
返つてみると、この回路構成は、検波信号を所定
レベルでクリツプして出力するために、上記第５
図示の回路に第３の入力端子１３をもつ制御用ト
ランジスタ１４を付加したものである。この回路
で、入力端子１３に加えられる入力電圧V₃がV₁
≫V₃かつV₂≫V₃の場合にはトランジスタ１４は
オフ状態であるから、その動作も上記第５図の回
路と同様である。そこで、実際の動作状態にあ
る、V₁≫V₂，V₂≪V₃の場合について、その入出
力特性をみると前記(1)〜(3)式同様に、 V₁≫V₃のとき，V₀＝V₁−V_BE11 ……(19) V₁＝V₃のとき，V₀＝V₁−V_BE10 ＝V₃−V_BE50 ……(20) V₁≪V₃のとき，V₀＝V₃−V_BE51 ……(21) ただし、V_BE50およびV_BE51は、V₁＝V₃および
V₁≪V₃のときのトランジスタ１４（Q₅）のベー
ス・エミツタ間電位である。

V_D範囲は、前記(4)式と同様に次の関係になる。

V_D＝（V_BE11−V_BE10） ＋（V_BE51−V_BE50） ……(22) また、V_BE11，V_BE10（＝V_BE50）およびV_BE51も(8)
式、（14）式および(12)式と同様に次のように与え
られる。

V₁≫V₃のとき、 V_BE11＝V_Tln（I_C11／I_S） ……(23) V₁＝V₃のとき、V_BE10＝V_BE50 ＝V_Tln（I_C10／I_S） ……(24) V₁≪V₃のとき、 V_BE51＝V_Tln（I_C51／I_S） ……(25) ここで、I_C11は、V₁≫V₃の関係により、トラン
ジスタ１４がオフ状態であるから、上記(11)式に等
しい。また、I_C51は、V₁≪V₃およびV₂≪V₃の関
係により、I_Oに等しく、I_C51＝I_Oである。さらに、
I_C10は動作状態にあるトランジスタがQ₁Q₃，Q₅で
あることから、（15）式（16）式と同様に、次の
関係にある。

I_C10＋I_C50＋I_E30＝I_O ……(26) R₁I_C10＝R₂I_E30＋V_BE30 ……(27) そして、V₁＝V₃の条件からみてI_C10＝I_C50の関
係があり、上記（26）式および（27）式の両式か
ら、I_C10は次のようにも表わされる。

I_C10＝I_C50 ＝（R₂I_O＋V_BE30）／（R₁＋2R₂） ……(28) V_Dに関し、上記（22）式に上記（23）〜（25）
式を代入すると、 V_D＝V_Tln（I_C11・I_C51／I_C10 ²） となり、さらに、I_C51＝I_Oの関係から、V_Dは次式
のようになる。

V_D＝V_Tln（I_C11・I_O／I_C10 ²） ……(29) 上記（29）式を前記（17）式と比べてみると、
その差ΔV_D〔（29）式―（17）式〕は ΔV_D＝V_Tln（I_O／I_C11） ……(30) となる。すなわと、第１図の回路でトランジスタ
１４をオン状態で動作させるとその出力は、第５
図の回路の場合よりもむしろ、上記（30）式に相
当する分だけ出力歪の領域が増加することにな
る。この動作特性例を第２図に示し、V₁≫V₂V₁
≪V₃でV₁に振幅変調信号を加え、V₂，V₃として
直流電位を与えたときのものである。

本発明は、上記第１図の図示のクリツプ回路に
存する出力歪領域を減少させる回路を実現したも
のであり、第７図および第８図を参照して実施例
によつて本発明の回路を詳しくのべる。

第７図の回路構成は、入力端子１および同２を
有する差動対構成のトランジスタ６および同７
と、これら両トランジスタと同位相で応動するト
ランジスタ８および同９からなる各エミツタなら
びに各コレクタ共通の差動対構成とを並列にそな
えるとともに、上記入力端子１への入力信号のク
リツプレベルを設定するための制御用トランジス
タ１４が上記両差動対構成トランジスタの共通定
電流源回路出力端子３と駆動用電源端子４との間
に存し、かつ、上記制御用トランジスタ１４の電
流に応じて制御されるトランジスタ１５を上記ト
ランジスタ８および９に並列接続したものであ
る。すなわち、この回路においては、トランジス
タ１５を設けて、上述のトランジスタ１４の動作
状態時の出力歪を補正することが可能になつた。
この回路の動作についてみると、トランジスタ１
４のコレクタ抵抗１６がトランジスタ１５を動作
させるための電流検出手段であり、R₁＝R₄とす
る。

まず、V₁≫V₃およびV₂≫V₃の場合、V₁≫V₂
およびV₂≪V₃の場合ならびにV₁≪V₂およびV₁≪
V₃の場合のそれぞれに関しては、トランジスタ
７および９の側、トランジスタ１４および１５の
側のいずれかがオフであり、したがつて、第５図
の回路と同等の入出力特性を示し、第１図回路に
おける上記（30）式で示されるような出力歪の領
域増加は生じない。すなわち、これらの場合の出
力歪領域V_Dの範囲は前記（17）式と同じであり、
出力信号O₄の特性でみると、第８図の実線で示
すように半波検波のクリツプ特性は第６図の特性
と同様に、小さなV_Dの範囲に抑えられる。なお、
第８図中のV₁′は入力信号、破線は第１図回路に
おける同様の特性例である。

つぎに、V₁＝V₂＝V₃の場合についてみると、
それぞれの入力トランジスタ６，７および１４に
おけるベース・エミツタ間電位V_BEは、前記
（14）式の関係、すなわち、第５図示の回路の場
合と同様になり、 V_BE＝V_Tln（I_C10／I_S） ……(31) で表わされる。そして、このときのI_C10は、第５
図示回路で解析したと同様に、次の各式の関係か
ら求される。

R₁I_C10＝R₂（I_E30＋I_E40＋I_E60） ＋V_BE30 ……(32) I_C10＋I_C20＋I_C50＋I_E30 ＋I_E40＋I_E60＝I_O ……(33) I_C10＝I_C20＝I_C50 ……(34) 上記関係から、 （I_E30＋I_E40＋I_E60）＝I_O−3I_C10 ……(35) したがつて、 I_C10 ＝（R₂I_O＋V_BE30）／（R₁＋3R₂） ……(36) V₁≫V₂およびV₁≫V₃の場合は、第５図回路に
おけるV₁≫V₂と同じ状態であるから、(8)式〜(11)
式と同様の解析手法により、 I_C11＝（R₂I_O＋V_BE31）／（R₁＋R₂） ……(37) の関係が導びかれる。これは、前記(11)式と全く同
等である。

一方、V₁≪V₂，V₁≪V₃のときについてみる
と、第７図の回路で、Q₂，Q₄，Q₅およびQ₆の各
トランジスタは、第５図示回路におけるV₁＝V₂
の場合と同様な状態であり、したがつて、前記
（14），（15），（16）式と同様の関係式が得られる。
そして、これらの関係式から、次の（38）式が導
びかれる。

I_C21＝I_C51 ＝（R₂I_O＋V_BE40）／（R₁＋2R₂） ……(38) そして、このとき、V_BEにより生じる歪は、(4)
式で表わされるものと同等であるから、次の
（39）式で表わされる。

V_D＝V_Tln（I_C11／I_C10） ＋V_Tln（I_C21／I_C10） ＝V_Tln（I_C11×I_C21／I_C10 ²） ……(39) そこで、この式を前記(7)式あるいは前記（17）
式と対比するとわかるように、上記（39）式中、 I_C11・I_C21／I_C10 ²＜４条件を満たせば、V_BE51に
よる出力歪の改善性は失なわれない。この条件を
求めると、 I_C11・I_C21／I_C10 ²＝（R₂I_O＋V_BE31）（R₂I_O＋V_BE41
）（R₁＋3R₂）²／（R₁＋R₂）（R₁＋2R₂）（R₂I_O＋V_BE30
）² ＝（１＋R₂／R₁＋2R₂）（１＋2R₂／R₁＋R₂） （１＋V_BE31−V_BE30／R₂I_O＋V_BE30）（１＋V_BE41−
V_BE40／R₂I_O＋V_BE30）＜４……(40) となる。これより明らかなように、R₁＝R₃＝R₄，
R₂，I_Oを上記（40）式を満たすように設定するこ
とによつて、V₁，V₂，V₃の各各入力が接近した
状態の場合においても、出力の歪領域の改善性は
失なわれない。

【図面の簡単な説明】

第１図および第２図は従来回路のクリツプ回路
図およびその特性図、第３図、第５図は上記従来
例ならびに本発明回路の動作原理を説明するため
の分解的回路図、第４図、第６図は第３図、第５
図の特性例を示す図、第７図および第８図は本発
明の実施例のクリツプ回路図、波形図である。 １……信号入力端子、２……直流電圧入力端
子、３……出力端子、４……駆動用電源端子、５
……定電流源回路、６，７……NPNトランジス
タ、８，９……PNPトランジスタ、１０，１１，
１２……抵抗、１３……制御用電圧入力端子、１
４……NPNトランジスタ、PNP……PNPトラン
ジスタ、１６……抵抗。

Claims (1)

【特許請求の範囲】
1. １ 第１および第２の入力端子を有する第１差動
   対構成の第１および第２のトランジスタと、これ
   ら両トランジスタと同位相で応動する第３および
   第４のトランジスタからなる各エミツタならびに
   各コレクタ共通の第２差動対構成とを並列にそな
   えるとともに、上記第１の入力端子への入力信号
   のクリツプレベルを設定する第５の制御用トラン
   ジスタが上記両差動対構成トランジスタの共通定
   電流源回路出力端と駆動用電源との間に存し、か
   つ、上記第５のトランジスタの電流に応じて制御
   される第６のトランジスタが上記第２の差動対の
   両トランジスタに並列に接続されたことを特徴と
   するクリツプ回路。