Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6322351B2 - - Google Patents
[go: Go Back, main page]

JPS6322351B2 - - Google Patents

Info

Publication number
JPS6322351B2
JPS6322351B2 JP57183588A JP18358882A JPS6322351B2 JP S6322351 B2 JPS6322351 B2 JP S6322351B2 JP 57183588 A JP57183588 A JP 57183588A JP 18358882 A JP18358882 A JP 18358882A JP S6322351 B2 JPS6322351 B2 JP S6322351B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
spacing
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57183588A
Other languages
Japanese (ja)
Other versions
JPS5972564A (en
Inventor
Takeshi Toyoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOKOKAWA DENKI KK
Original Assignee
YOKOKAWA DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOKOKAWA DENKI KK filed Critical YOKOKAWA DENKI KK
Priority to JP57183588A priority Critical patent/JPS5972564A/en
Publication of JPS5972564A publication Critical patent/JPS5972564A/en
Publication of JPS6322351B2 publication Critical patent/JPS6322351B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/12Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数個の集積回路を搭載するプリン
ト基板の接続パターンの自動設計に関する。特
に、高密度の配線を行うことができるプリント基
板設計装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to automatic design of a connection pattern for a printed circuit board on which a plurality of integrated circuits are mounted. In particular, the present invention relates to a printed circuit board design apparatus that can perform high-density wiring.

〔従来の技術〕[Conventional technology]

キー入力装置と、CRT画像表示装置と、ホ
ト・プロツタとを備え、これら各装置にそれぞれ
結合されこれらを制御する中央処理装置と、この
中央処理装置に接続された記憶装置とを備え、こ
の中央処理装置は、キー入力装置から与えられる
プリント基板上の接続情報に従つてそのプリント
基板上の接続パターンを演算し、その演算結果の
図形を上記CRT画像表示装置に表示するととも
に上記ホト・プロツタにホト・マスクとして出力
するように構成されたプリント基板設計装置が知
られている。この装置では、多数個の集積回路を
搭載した複雑な配線の接続パターンを高速度にか
つ能率的に設計することができる。
It is equipped with a key input device, a CRT image display device, and a photoprinter, a central processing unit that is connected to each of these devices and controls them, and a storage device connected to this central processing device. The processing device calculates the connection pattern on the printed circuit board according to the connection information on the printed circuit board given from the key input device, displays the figure of the calculation result on the above-mentioned CRT image display device, and also displays it on the above-mentioned photo plotter. A printed circuit board design apparatus configured to output as a photomask is known. With this device, it is possible to design complex wiring connection patterns containing a large number of integrated circuits at high speed and efficiently.

このような装置では、キー入力装置(キーボー
ド装置または入力タブレツト装置)から、被設計
プリント基板の形状の情報、プリント基板上の接
続すべき2本のピン座標を与える接続情報などが
入力されると、その間の可能なかつ合理的な配線
経路を自動的に探索するように構成されている。
従来からこの配線経路を自動的に探索する方法と
しては、 1 線分探索法 2 パターン法 3 迷路法 などが知られている。
In such devices, information such as information about the shape of the printed circuit board to be designed and connection information giving the coordinates of two pins to be connected on the printed circuit board are input from a key input device (keyboard device or input tablet device). , and is configured to automatically search for possible and reasonable wiring paths between them.
As methods for automatically searching for this wiring route, the following methods have been known: 1. line segment search method 2. pattern method 3. maze method.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

線分探索法は、最も単純な方法であつて、接続
すべき2点が与えられると、一方の点から他方の
点に向かつて、座標上を水平または垂直に交互に
線分を探索してこれを延長してゆくものである。
この方法では探索する時間は短いが、結果として
得られる接続パターンは単純なものに限られ、高
密度の配線を行うことができない。
The line segment search method is the simplest method. When two points to be connected are given, line segments are searched alternately horizontally or vertically on the coordinates from one point to the other. This will be extended.
Although this method requires a short search time, the resulting connection patterns are limited to simple ones, and high-density wiring cannot be achieved.

パターン法は、予めいくつかの接続パターンを
用意しておいて、2本のピン座標の間にこのパタ
ーンを選択して当てはめてゆくものであるが、設
計の初期の段階あるいは一部のパターンについて
これを実行することができても、全体をこの方法
で設計することは適当でない。すなわち、この方
法のみで全体の設計をするには、極めて多数のパ
ターンを用意して記憶しておくことが必要であ
り、選択のための処理時間も長くなつて、実用的
ではなくなる。
In the pattern method, several connection patterns are prepared in advance and this pattern is selected and applied between two pin coordinates. Even if this could be done, it is not appropriate to design the whole thing this way. That is, to design the entire design using only this method, it is necessary to prepare and store an extremely large number of patterns, and the processing time for selection becomes long, making it impractical.

迷路法は、与えられた2点間の迷路を探すよう
に、多数回の試行錯誤を行うもので、この方法に
よれば高密度の配線を行うことができるが、一般
に試行錯誤の回数が極めて多くなり、探索のため
の時間が長くなる欠点がある。
The maze method involves a large number of trials and errors to find a maze between two given points. Although this method allows for high-density wiring, it generally requires an extremely large number of trials and errors. This has the disadvantage of increasing the number of searches, which increases the amount of time it takes to search.

本発明はこのような背景に行われたもので、高
密度の配線を行うことができ、しかも必要な探索
のための処理時間が短く、予め用意し記憶してお
くパターンの数が少なくてよいプリント基板設計
方法を提供することを目的とする。
The present invention was developed against this background, and enables high-density wiring, shortens the processing time for the necessary search, and requires only a small number of patterns to be prepared and stored in advance. The purpose is to provide a printed circuit board design method.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、記憶装置に、最小配線間隔のマス目
を横方向にn個、縦方向にm個(n、mはそれぞ
れ3以上の整数)含む長方形状のセグメントにつ
いてそのセグメントの中の2つのマス目の組み毎
にその2つのマス目を相互に接続するために互い
に接するマス目を連結させて形成した形状の異な
るセグメントパターンを多数個、2つのマス目の
組みの多数について蓄積しておき、中央処理装置
には、入力された被設計プリント基板の表面形状
の情報にしたがいその表面の配線可能な領域にわ
たり上記最小配線間隔で縦横の格子状に分割した
メツシユを定義する手段と、上記接続情報にした
がい上記セグメントパターンのうちから適応でき
るパターンを順次選択して上記メツシユを定義し
た面上に互いにその一部が重なるように当てはめ
てゆく手段とを備えたことを特徴とする。
The present invention provides for a rectangular segment in a storage device that includes n horizontally and m vertically (n and m are each integers of 3 or more) squares with minimum wiring spacing. In order to interconnect two squares for each set of squares, a large number of segment patterns with different shapes formed by connecting adjacent squares are accumulated for a large number of sets of two squares. , the central processing unit includes a means for defining a mesh divided into vertical and horizontal lattice shapes with the minimum wiring spacing over the wiring possible area on the surface according to input surface shape information of the printed circuit board to be designed; The present invention is characterized by comprising means for sequentially selecting applicable patterns from among the segment patterns according to the information and applying them to the surface defined by the mesh so that parts thereof overlap with each other.

最小配線間隔を、プリント基板に搭載される集
積回路の隣接する2本のピンの間隔の3分の1に
設定し、セグメントの大きさを n=4、m=5 とするものが一つの好ましい例であり、同じく最
小配線間隔を2本のピンの間隔の2分の1に設定
し、セグメントの大きさを 1=3、m=3 とするものが他の好ましい例である。
One preferred method is to set the minimum wiring spacing to one third of the spacing between two adjacent pins of the integrated circuit mounted on the printed circuit board, and to set the segment size to n=4 and m=5. Another preferred example is to set the minimum wiring spacing to half the spacing between two pins, and set the segment size to 1=3 and m=3.

ここで、長方形には正方形を含む。 Here, the rectangle includes a square.

〔実施例〕〔Example〕

次に実施例について図面を用いて詳しく説明す
る。
Next, examples will be described in detail with reference to the drawings.

第1図は本発明実施例装置のブロツク構成図で
ある。この装置には、CRT画像表示装置1と、
キーボード装置2と、入力タブレツト装置3とが
操作位置に備えられ、これらは入出力インタフエ
ース4に接続されている。さらに、この装置には
中央処理装置5と、この中央処理装置5に接続さ
れた記憶装置6と、ホト・プロツタ7とを備え
る。中央処理装置5はマイクロプロセツサを内蔵
し、前記入出力インタフエース4に接続された各
装置を制御する。ホト・プロツタ7は上記入出力
インタフエース4を介して中央処理装置5に接続
され、中央処理装置5の演算結果をホト・マスク
用の写真図形情報として出力する。
FIG. 1 is a block diagram of an apparatus according to an embodiment of the present invention. This device includes a CRT image display device 1,
A keyboard device 2 and an input tablet device 3 are provided at the operating position and are connected to an input/output interface 4. Furthermore, this apparatus includes a central processing unit 5, a storage device 6 connected to the central processing unit 5, and a photoplotter 7. The central processing unit 5 has a built-in microprocessor and controls each device connected to the input/output interface 4. The photoplotter 7 is connected to the central processing unit 5 via the input/output interface 4, and outputs the calculation results of the central processing unit 5 as photographic graphic information for the photomask.

このように構成された装置では、プリント基板
上の配置される集積回路その他の部品の多数のピ
ンまたは端子のうち、相互に接続することが必要
な接続情報を、キーボード装置2および入力タブ
レツト装置3から入力する。中央処理装置5はこ
れを演算処理して、プリント基板上の接続パター
ンを定め、この結果をCRT画像表示装置1に表
示するとともに、ホト・プロツタ7にホト・マス
ク用の写真図形情報として出力する。
In the device configured in this manner, connection information necessary to connect mutually among the many pins or terminals of integrated circuits and other components arranged on the printed circuit board is transmitted to the keyboard device 2 and the input tablet device 3. Enter from. The central processing unit 5 performs arithmetic processing on this to determine the connection pattern on the printed circuit board, displays this result on the CRT image display device 1, and outputs the result to the photoplotter 7 as photographic graphic information for the photomask. .

ここで本発明の特徴ある動作を説明すると、ま
ず接続パターンを設計しようとするプリント基板
の表面を配線可能な領域にわたり、最小配線間隔
で縦横格子状に分割したメツシユで表す。この様
子を第2図に示す。この最小配線間隔で四辺が形
成された正方形であるメツシユの1マスが、この
例では隣接する集積回路の2本のピンの間に2個
設けられるように、すなわちこの最小配線間隔を
集積回路の2本のピンの間隔の3分の1に設定す
る。さらに具体的には、標準的な集積回路のピン
の間隔は2.54mmであるから、メツシユの1マスの
幅は0.847mmとなる。この幅の中に1条の配線導
体を隣の配線導体と接触しないように形成する。
またこのプリント基板上のメツシユの1マスの任
意のひとつを基点(X=0、Y=0)として、各
マスをXY座標で表す。
To explain the characteristic operation of the present invention, first, the surface of a printed circuit board for which a connection pattern is to be designed is expressed as a mesh divided into a vertical and horizontal lattice shape with a minimum wiring interval over a wiring possible area. This situation is shown in FIG. In other words, the minimum wiring spacing should be set so that one grid of the mesh, which is a square with four sides formed by this minimum wiring spacing, is provided between two pins of adjacent integrated circuits in this example. Set it to one third of the distance between the two pins. More specifically, since the standard integrated circuit pin spacing is 2.54 mm, the width of one mesh square is 0.847 mm. One wiring conductor is formed within this width so as not to come into contact with the adjacent wiring conductor.
Also, each square is represented by XY coordinates, with an arbitrary one of the squares of the mesh on this printed circuit board as a base point (X=0, Y=0).

キー入力装置からの入力情報もこのXY座標で
指定することができる。
Input information from a key input device can also be specified using these XY coordinates.

ここで、いま設計の対象となるプリント基板は
表および裏の両面に接続パターンを形成すること
が可能であり、表の接続パターンは第2図に左下
がりの斜線で示すように横方向に長くなるように
形成し、裏の接続パターンは第2図に右下がりの
斜線で示すように縦方向に長くなるように形成す
る原則を設ける。この原則を設けると、接続パタ
ーンの交差が表裏に分離しやすくなるとともに、
プリント基板の製造工程で半田あげの工程が有利
になる。
Here, it is possible to form connection patterns on both the front and back sides of the printed circuit board that is currently being designed, and the connection pattern on the front side is long in the horizontal direction, as shown by the diagonal line downward to the left in Figure 2. The principle is that the connection pattern on the back side is formed to be long in the vertical direction as shown by the diagonal line downward to the right in FIG. By establishing this principle, intersections of connection patterns can be easily separated into front and back sides, and
The soldering process becomes advantageous in the printed circuit board manufacturing process.

つぎに、このメツシユの1マスを横方向にn個
縦方向にm個(m、nはそれぞれ3以上の整数)
含む長方形のセグメントに着目する。ここに示す
例は、 n=4、m=5 である。この長方形のセグメントの中で、第3図
に例示するようないくつかのセグメントパターン
を予め用意しておく。各セグメントパターンの起
点は第3図に三角印で示す位置とする。第3図の
例示は用意されるセグメントパターンの一部であ
り、このほかにも多数のセグメントパターンが予
め用意される。
Next, divide one square of this mesh into n pieces horizontally and m pieces vertically (m and n are each integers of 3 or more).
Focus on the containing rectangular segment. The example shown here is n=4, m=5. Among these rectangular segments, several segment patterns as illustrated in FIG. 3 are prepared in advance. The starting point of each segment pattern is the position indicated by the triangle mark in FIG. The example shown in FIG. 3 is a part of the segment patterns that are prepared, and many other segment patterns are also prepared in advance.

いま第2図で、1個のピン位置P1から別の1
個のピン位置Poへ配線を行うことが接続情報と
して与えられた場合を考えると、はじめに点P1
を起点にセグメントパターンの選択を行う。はじ
めに第3図の接続パターンCを選択する。これに
より第2図に×印で示すように配線が延びる。つ
ぎに点P2を起点に再びセグメントパターンの選
択を行う。ここではまた接続パターンCが選択さ
れ、さらに配線が延びる。このようにして順にこ
の〔4×5〕の大きさセグメントをその一部が重
なるようにしてパターンを選択しながら配線を延
長してゆき位置Poに至る。
Now in Figure 2, from one pin position P 1 to another 1
Considering the case where wiring is to be performed to pin positions P o as connection information, first point P 1
Select a segment pattern based on . First, select connection pattern C in FIG. As a result, the wiring is extended as shown by the x mark in FIG. Next, a segment pattern is selected again starting from point P2 . Here again, connection pattern C is selected and the wiring is further extended. In this way, the wiring is extended one after another while selecting a pattern so that the [4×5] size segments are partially overlapped, until reaching the position P o .

第2図に〇印で示す位置は、予めスルーホール
を形成することができる位置として指定された位
置である。横方向の接続パターンから縦方向の接
続パターンに向きを変える点は、原則としてこの
〇印の位置になるように選び、この位置のスルー
ホールを通じて配線は裏面へ移行する。縦方向の
接続パターンから横方向の接続パターンに向きを
変えるときには、同様に原則として〇印の位置を
選び、この位置にスルーホールを設けて配線は裏
面から表面へ移行する。この例では、同一面で斜
めに1コマだけ進むことを認めて、例えば第3図
に示す接続パターンB〜Eを許容している。
The positions indicated by circles in FIG. 2 are positions designated in advance as positions where through holes can be formed. As a general rule, select the point where the direction changes from the horizontal connection pattern to the vertical connection pattern to be at the position marked with this circle, and the wiring will transition to the back side through the through hole at this position. When changing the orientation from a vertical connection pattern to a horizontal connection pattern, in principle, select the position marked with a circle, provide a through hole at this position, and transfer the wiring from the back side to the front side. In this example, it is allowed to proceed diagonally by one frame on the same plane, and, for example, connection patterns B to E shown in FIG. 3 are allowed.

予め用意しておくセグメントパターンとして
は、考えられる可能な限りの総てのセグメントパ
ターンを用意してもよく、あるいはその一部を省
いて特定の禁止条件を作ることもできる。かりに
可能な限りの総てのセグメントパターンを用意す
る場合にも、セグメントの大きさが〔4×5〕の
ようにごく限られたものであるから、プリント基
板全体についての接続パターンの数をさまざまに
用意する従来方法に比べてその用意すべき数は著
しく小さくなる。
As segment patterns to be prepared in advance, all conceivable segment patterns may be prepared, or some of them may be omitted to create a specific prohibition condition. Even when preparing all possible segment patterns, the size of the segments is very limited, such as [4 x 5], so the number of connection patterns for the entire printed circuit board must be varied. Compared to the conventional method, the number of devices that need to be prepared is significantly smaller.

このような動作のためのフローチヤートの一例
を第4図に示す。
An example of a flowchart for such an operation is shown in FIG.

上記例では、長方形のセグメントは〔4×5〕
の大きさとしたが、メツシユの1マスを集積回路
のピンの間に1個とするときには、このセグメン
トの大きさは〔3×3〕が適当である。また、こ
のセグメントの大きさは、プリント基板の大きさ
用途などに応じて任意に設定することができる性
質のものである。
In the above example, the rectangular segment is [4×5]
However, when one square of the mesh is placed between the pins of the integrated circuit, the appropriate size of this segment is [3×3]. Further, the size of this segment can be arbitrarily set depending on the size and purpose of the printed circuit board.

〔発明の効果〕〔Effect of the invention〕

このように小さい長方形のセグメントを設定
し、このセグメントの範囲で用意されたセグメン
トパターンを一部が重なるように選択しながら配
線を延長してゆくと、試行錯誤の回数が著しく減
少し、演算を短時間に行うことができる。また、
従来のパターン法に比べると予め用意しておくパ
ターンの数が著しく減少して、このための記憶装
置の容量がマイクロプロセツサを利用する場合に
実用的な容量になる。したがつて、接続パターン
として斜め方向に進むパターンを含めるなど、適
用できるパターンの自由度を増すことができる。
これにより、配線経路の選択が容易になり、高密
度の配線が可能となる。さらに、スルーホールの
可能な位置が予め決められている場合には、一つ
のセグメントの範囲内ではスルーホール可能な位
置の数は限られるので、スルーホール設定のため
の試行錯誤の回数が著しく減少する。
By setting a small rectangular segment like this and extending the wiring while selecting segment patterns prepared within this segment so that some of them overlap, the number of trial and errors can be significantly reduced and calculations can be made. It can be done in a short time. Also,
Compared to the conventional patterning method, the number of patterns to be prepared in advance is significantly reduced, and the capacity of the storage device for this purpose becomes practical when a microprocessor is used. Therefore, the degree of freedom of applicable patterns can be increased, such as including patterns that proceed in diagonal directions as connection patterns.
This makes it easy to select a wiring route and enables high-density wiring. Furthermore, if the possible positions of the through-hole are predetermined, the number of possible positions of the through-hole within one segment is limited, and the number of trial-and-error steps for setting the through-hole is significantly reduced. do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例装置を示すブロツク構成
図。第2図は設計するプリント基板上のメツシユ
を示す図。第3図は用意する接続パターンを例示
する図。第4図は動作フローチヤートの一例を示
す図。
FIG. 1 is a block diagram showing an apparatus according to an embodiment of the present invention. FIG. 2 is a diagram showing the mesh on the printed circuit board to be designed. FIG. 3 is a diagram illustrating connection patterns to be prepared. FIG. 4 is a diagram showing an example of an operation flowchart.

Claims (1)

【特許請求の範囲】 1 キー入力装置と、 CRT画像表示装置と、 ホト・プロツタと、 上記キー入力装置と上記CRT画像表示装置と
上記ホト・プロツタとにそれぞれ結合されこれら
を制御する中央処理装置と、 この中央処理装置に接続された記憶装置と を備え、 上記中央処理装置は、 上記キー入力装置から与えられるプリント基板
上の接続情報にしたがつてそのプリント基板上の
接続パターンを演算する手段と、 この手段の演算結果の図形を上記記憶装置に記
録し上記CRT画像表示装置に表示するとともに
上記ホト・プロツタにホト・マスクとして出力す
る手段と を備えたプリント基板設計装置において、 上記記憶装置には、最小配線間隔のマス目を横
方向にn個、縦方向にm個(n、mはそれぞれ3
以上の整数)含む長方形状のセグメントについて
そのセグメントの中の2つのマス目の組み毎にそ
の2つのマス目を相互に接続するために互いに接
するマス目を連結させて形成した形状の異なるセ
グメントパターンが多数、上記2つのマス目の組
みの複数について蓄積され、 上記中央処理装置には、 入力された被設計プリント基板の表面形状の情
報にしたがいその表面の配線可能な領域にわたり
上記最小配線間隔で縦横の格子状に分割したメツ
シユを定義する手段と、 上記接続情報にしたがい上記セグメントパター
ンのうちから適応できるパターンを順次選択して
上記メツシユを定義した面上に互いにその一部が
重なるように当てはめてゆく手段と を備えたことを特徴とするプリント基板設計装
置。 2 最小配線間隔は、プリント基板に搭載される
集積回路の隣接する2本のピンの間隔の3分の1
に設定され、 n=4、m=5である 特許請求の範囲第1項に記載のプリント基板設
計装置。 3 最小配線間隔は、プリント基板に搭載される
集積回路の隣接する2本のピンの間隔の2分の1
に設定され、 n=3、m=3である 特許請求の範囲第1項に記載のプリント基板設
計装置。
[Scope of Claims] 1. A key input device, a CRT image display device, a photoplotter, and a central processing unit that is coupled to and controls the key input device, the CRT image display device, and the photoplotter, respectively. and a storage device connected to the central processing unit, the central processing unit comprising means for calculating a connection pattern on the printed circuit board according to connection information on the printed circuit board given from the key input device. and means for recording a figure resulting from the calculation of the means in the storage device, displaying it on the CRT image display device, and outputting it as a photomask to the photoplotter, wherein the storage device , there are n grids with minimum wiring spacing horizontally and m grids vertically (n and m are each 3
Segment patterns with different shapes are formed by connecting squares that touch each other in order to connect the two squares to each other for each set of two squares in a rectangular segment containing (an integer greater than or equal to) A large number of data are accumulated for a plurality of sets of the two squares, and the central processing unit calculates the minimum wiring spacing over the wiring possible area of the printed circuit board according to the input surface shape information of the printed circuit board to be designed. A means for defining a mesh divided into vertical and horizontal grids, and a means for sequentially selecting applicable patterns from among the segment patterns according to the connection information and applying them to the defined surface so that parts of the mesh overlap each other. 1. A printed circuit board design device characterized by comprising: a means for designing; 2 The minimum wiring spacing is one third of the spacing between two adjacent pins of an integrated circuit mounted on a printed circuit board.
The printed circuit board design apparatus according to claim 1, wherein n=4 and m=5. 3 The minimum wiring spacing is one half of the spacing between two adjacent pins of an integrated circuit mounted on a printed circuit board.
The printed circuit board design apparatus according to claim 1, wherein n=3 and m=3.
JP57183588A 1982-10-18 1982-10-18 Designing device of printed base board Granted JPS5972564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57183588A JPS5972564A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57183588A JPS5972564A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Publications (2)

Publication Number Publication Date
JPS5972564A JPS5972564A (en) 1984-04-24
JPS6322351B2 true JPS6322351B2 (en) 1988-05-11

Family

ID=16138440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57183588A Granted JPS5972564A (en) 1982-10-18 1982-10-18 Designing device of printed base board

Country Status (1)

Country Link
JP (1) JPS5972564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11759900B2 (en) 2018-05-01 2023-09-19 Haru Technique Laboratory Inc. Machining apparatus for differential case

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139867A (en) * 1981-02-25 1982-08-30 Fujitsu Ltd Wiring system using fundamental connecting pattern
JPS57153444A (en) * 1981-03-18 1982-09-22 Fujitsu Ltd Determining processing system for route

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11759900B2 (en) 2018-05-01 2023-09-19 Haru Technique Laboratory Inc. Machining apparatus for differential case

Also Published As

Publication number Publication date
JPS5972564A (en) 1984-04-24

Similar Documents

Publication Publication Date Title
US4907127A (en) Printed circuit board construction and method for producing printed circuit end products
JPS6322351B2 (en)
JP3166847B2 (en) Recording medium and device recording wiring accommodation evaluation program in printed circuit board design
JP2615091B2 (en) Circuit block pattern input device
JPH0245881A (en) Method for wiring printed wiring board
CN114357924B (en) A method and apparatus for creating component packages
Nishioka et al. A minicomputerized automatic layout system for two-layer printed wiring boards
JPH07175835A (en) Pattern display device
JPH0824212B2 (en) Cutting method through hole board and method for manufacturing printed circuit board
JP2864679B2 (en) Placement prohibited area determination method by component placement
JPS6322352B2 (en)
JPS6259349B2 (en)
JPH077424B2 (en) Automatic wiring method
JP2664784B2 (en) Method of making mask pattern for integrated circuit
JP3147055B2 (en) Graphic retrieval method, graphic retrieval apparatus, and recording medium
JPH11353350A (en) Board drawing equipment
JPS59125469A (en) Automatic designing device of printed board
JPS635794B2 (en)
JPH06152191A (en) Component mounting equipment
Cadman Design of printed circuit board layouts using graph theoretic methods
CN109002570A (en) The computer system of the method and execution this method placed for unit
JPH06162143A (en) Display method for wiring designing by cad
GB1502006A (en) Manufacture of printed circuit boards and the like
JP2620005B2 (en) Placement and wiring decision method
JPS5972566A (en) Designing device of printed base board