JPS6323583B2

JPS6323583B2 -

Info

Publication number: JPS6323583B2
Application number: JP54104613A
Authority: JP
Inventors: Takashi Aoki; Kyosumi Sato; Shigeru Myajima; Shohei Ito; Shigeki Furuta
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1979-08-17
Filing date: 1979-08-17
Publication date: 1988-05-17
Also published as: JPS5629743A

Description

【発明の詳細な説明】本発明は、浮動小数点演算を高速で行い得るよ
うにした局部記憶制御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a local storage control system that allows floating point operations to be performed at high speed.

局部記憶装置には汎用レジスタや浮動小数点レ
ジスタなどが設けられているが、アドレス計算を
高速で行うため、局部記憶装置を２個の局部記憶
ユニツトで構成し、その汎用レジスタとして用い
られる部分に同一データを格納して置くことは、
従来より行われている。このように局部記憶装置
を構成しておくと、例えば、インデツクス・レジ
スタとベース・レジスタを用いてアドレス計算を
行う場合、アドレス計算を高速に行い得るという
効果が得られる。なお、一般に局部記憶ユニツト
のデータ幅は４バイトである。浮動小数点データ
は一般に８バイト幅であるが、上記のような局部
記憶装置に浮動小数点データを書込む場合、従来
技術では上位４バイトを左右の局部記憶ユニツト
の第ｉ番目の浮動小数点レジスタにそれぞれ書込
み、下位４バイトを左右の局部記憶ユニツトの第
ｉ＋１番目の浮動小数点レジスタにそれぞれ書込
んでいる。このような従来方式では、浮動小数点
演算を行う際、局部記憶装置を２回アクセスする
必要があり、このため浮動小数点演算を高速化で
きないという欠点があつた。 The local storage device is equipped with general-purpose registers, floating-point registers, etc., but in order to perform address calculations at high speed, the local storage device is composed of two local storage units, and the parts used as the general-purpose registers are identical. Storing data is
This has been done traditionally. By configuring the local storage device in this manner, for example, when address calculation is performed using an index register and a base register, it is possible to achieve the effect that address calculation can be performed at high speed. Note that the data width of a local storage unit is generally 4 bytes. Floating point data is generally 8 bytes wide, but when writing floating point data to a local storage device like the one described above, in the conventional technology, the upper 4 bytes are written to the i-th floating point register of the left and right local storage units, respectively. Write, the lower 4 bytes are written to the (i+1)th floating point register of the left and right local storage units, respectively. In such a conventional method, when performing a floating point calculation, it is necessary to access the local storage device twice, and therefore the floating point calculation cannot be performed at high speed.

本発明は、上記の欠点を除去するものであつ
て、アドレス計算のみでなく、浮動小数点演算を
も高速化できるようにした局部記憶制御方式を提
供することを目的としている。そしてそのため、
本発明の局部記憶制御方式は、ｍビツトのデータ
幅を持つ２個の局部記憶ユニツト７−０，７−１
と、２個の局部記憶書込レジスタ５−０，５−１
と、一方の局部記憶ユニツト７−０に対する書込
データを保持する書込バツフア・レジスタ６−０
と、他方の局部記憶ユニツト７−１に対する書込
データを保持する書込バツフア６−１と、一方の
局部記憶ユニツト７−０からの読出データがセツ
トされる読出レジスタ８−０と、他方の局部記憶
ユニツト７−１からの読出データがセツトされる
読出レジスタ８−１と、一方の局部記憶ユニツト
７−０に対応して設置された局部記憶アドレス・
レジスタ２−０と、他方の局部記憶ユニツト７−
１に対応して設置された局部記憶アドレス・レジ
スタ２−１と、一方の読出レジスタ８−０の出力
側に接続されたＸバスと、他方の読出レジスタ８
−１の出力側に接続されたＹバスと、Ｘバス及び
Ｙバス上のデータが入力される加算装置９，１０
と、浮動小数点演算を行う高速演算部１と、バツ
フア・メモリ３と、Ｘバスと高速演算部１の入力
側を接続するバスと、Ｙバスと高速演算部１の入
力側を接続するバスと、高速演算部１から出力さ
れる2mビツトのデータの内の上位側ｍビツトを
一方の局部記憶書込レジスタ５−０に送るための
バスと、高速演算部１から出力される2mビツト
のデータの内の下位側ｍビツトを他方の局部記憶
書込レジスタ５−１に送るためのバスと、バツフ
ア・メモリ３から出力される2mビツトのデータ
の内の上位側ｍビツトを一方の局部記憶書込レジ
スタ５−０に送るためのバスと、バツフア・メモ
リ３から出力される2mビツトのデータの内の下
位側ｍビツトを他方の局部記憶書込レジスタ５−
１に送るためのバスと、一方の局部記憶書込レジ
スタ５−０からの出力データを一方の書込バツフ
ア・レジスタ６−０に送るための信号線l₀と、一
方の局部記憶書込レジスタ５−０からの出力デー
タを他方の書込バツフア・レジスタ６−１に送る
ための信号線l₂と、他方の局部記憶書込レジスタ
５−１からの出力データを他方の書込バツフア・
レジスタ６−１に送るための信号線l₁とを具備す
るデータ処理システムにおいて、アドレス計算に用いられるｍビツトのデータを
書込む場合には、書込データを一方の局部記憶書
込レジスタ５−０にセツトし、一方の局部記憶ア
ドレス・レジスタ２−０と他方の局部記憶アドレ
ス・レジスタ２−１の内容を同一とし、信号線l₀
と信号線l₂を開にし、信号線l₁を閉とし、局部記
憶書込レジスタ５−０にセツトされたデータを両
方の局部記憶ユニツト７−０，７−１に同時に書
き込み、浮動小数点演算に用いられる2mビツトのデー
タを書き込む場合には、当該データの上位ｍビツ
トを一方の局部記憶書込レジスタ５−０にセツト
し、下位ｍビツトを他方の局部記憶書込レジスタ
５−１にセツトし、信号線l₀と信号線l₁を開にし、
信号線l₂を閉とし、局部記憶書込レジスタ５−０
にセツトされたデータを局部記憶ユニツト７−０
に書き込み、これと同時に局部記憶書込レジスタ
５−１にセツトされたデータを局部記憶ユニツト
７−１に書込むことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。 SUMMARY OF THE INVENTION An object of the present invention is to provide a local storage control method that eliminates the above-mentioned drawbacks and is capable of speeding up not only address calculations but also floating point operations. And for that reason,
The local storage control system of the present invention uses two local storage units 7-0 and 7-1 having a data width of m bits.
and two local memory write registers 5-0, 5-1.
and a write buffer register 6-0 that holds write data for one local storage unit 7-0.
, a write buffer 6-1 that holds write data for the other local storage unit 7-1, a read register 8-0 to which read data from one local storage unit 7-0 is set, and a read register 8-0 that holds write data for the other local storage unit 7-1. A read register 8-1 in which read data from the local storage unit 7-1 is set, and a local storage address/register installed corresponding to one local storage unit 7-0.
Register 2-0 and the other local storage unit 7-
1, the X bus connected to the output side of one read register 8-0, and the other read register 8
Y bus connected to the output side of -1, and addition devices 9 and 10 into which data on the X bus and Y bus are input.
, a high-speed calculation unit 1 that performs floating-point calculations, a buffer memory 3, a bus that connects the X bus and the input side of the high-speed calculation unit 1, and a bus that connects the Y bus and the input side of the high-speed calculation unit 1. , a bus for sending the upper m bits of the 2m-bit data output from the high-speed calculation unit 1 to one local memory write register 5-0, and the 2m-bit data output from the high-speed calculation unit 1. A bus for sending the lower m bits of the data to the other local memory write register 5-1, and a bus for sending the upper m bits of the 2 m bits of data output from the buffer memory 3 to the other local memory write register 5-1. The lower m bits of the 2 m bits of data output from the buffer memory 3 are sent to the other local memory write register 5-0.
1, a signal line _l0 for sending output data from one local memory write register 5-0 to one write buffer register 6-0, and one local memory write register 6-0. 5-0 to the other write buffer register 6-1, and a signal line _l2 for sending the output data from the other local storage write register 5-1 to the other write buffer register 6-1.
In a data processing system equipped with a signal line _l1 for sending to register 6-1, when writing m-bit data used for address calculation, the write data is transferred to one local storage write register 5-1. 0, the contents of one local storage address register 2-0 and the other local storage address register 2-1 are the same, and the signal line l ₀
Open the signal line _l2 and close the signal line _l1 , write the data set in the local memory write register 5-0 to both local memory units 7-0 and 7-1 at the same time, and perform floating point arithmetic. When writing 2m bits of data used for the data, the upper m bits of the data are set to one local memory write register 5-0, and the lower m bits are set to the other local memory write register 5-1. and open signal line l ₀ and signal line l ₁ ,
Close the signal line _l2 and read the local memory write register 5-0.
The data set in the local storage unit 7-0
This is characterized in that the data set in the local storage write register 5-1 is written to the local storage unit 7-1 at the same time. Hereinafter, the present invention will be explained with reference to the drawings.

第１図は本発明の１実施例のブロツク図、第２
図は第１図の実施例の動作を説明するタイムチヤ
ートである。 FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
The figure is a time chart explaining the operation of the embodiment of FIG. 1.

第１図において、１は高速演算部２−０と２−
１は局部記憶アドレス・レジスタ、３はバツフ
ア・メモリ、４はバツフア・メモリ・データ・レ
ジスタ、５−０と５−１は局部記憶書込レジス
タ、６−０と６−１は書込バツフア・レジスタ、
７−０と７−１は局部記憶ユニツト、８−０と８
−１は読出レジスタ、９はキヤリー保存加算器、
１０はキヤリー伝播加算器、l₀ないしl₂は信号線
をそれぞれ示している。 In FIG. 1, 1 is a high-speed calculation unit 2-0 and 2-
1 is the local storage address register, 3 is the buffer memory, 4 is the buffer memory data register, 5-0 and 5-1 are the local storage write registers, and 6-0 and 6-1 are the write buffer memory. register,
7-0 and 7-1 are local storage units, 8-0 and 8
-1 is a read register, 9 is a carry save adder,
Reference numeral 10 indicates a carry propagation adder, and l ₀ to l ₂ indicate signal lines, respectively.

アドレス計算を行う場合、例えば局部記憶アド
レス・レジスタ２−０がベース・レジスタを指定
し、局部記憶アドレス・レジスタ２−１がインデ
ツクス・レジスタを指定して読出しを行う。この
とき、Ｔバス上にはデイスプレイスメントが送出
されている。汎用レジスタにデータを書込む場
合、局部記憶アドレス・レジスタ２−０と２−１
の内容は同一とされ、データが局部記憶書込レジ
スタ５−０にセツトされる。汎用レジスタにデー
タを書込む場合には信号線l₀とl₂が開とされ、信
号線l₁は閉とされる。それ故、同一データが書込
バツフア・レジスタ６−０，６−１にセツトさ
れ、この同一データが局部記憶ユニツト７−０，
７−１の同一番地に書込まれる。 When performing address calculation, for example, local storage address register 2-0 specifies the base register, and local storage address register 2-1 specifies the index register for reading. At this time, displacement is being sent out on the T bus. When writing data to general-purpose registers, local storage address registers 2-0 and 2-1
The contents are the same, and the data is set in local storage write register 5-0. When writing data to a general-purpose register, signal lines _l0 and _l2 are opened, and signal line _l1 is closed. Therefore, the same data is set in the write buffer registers 6-0, 6-1, and this same data is set in the local storage units 7-0, 6-1.
It is written at the same location of 7-1.

高速演算部１は浮動小数点演算を専門に行うも
のであつて、その演算結果の上位４バイトは局部
記憶書込レジスタ５−０に送られ、下位４バイト
は局部記憶書込レジスタ５−１に送られる。浮動
小数点レジスタにデータを書込むとき、信号線l₀
とl₁が開とされ、信号線l₂は閉とされる。そして、
上位４バイトが局部記憶ユニツト７−０内の指定
された浮動小数点レジスタに格納され、下位４バ
イトは局部記憶ユニツト７−１の指定された浮動
小数点レジスタにセツトされる。なお、この場
合、局部記憶アドレス・レジスタ２−０と２−１
は同一のアドレス情報をもつ。 The high-speed calculation unit 1 specializes in floating-point calculations, and the upper 4 bytes of the calculation result are sent to the local memory write register 5-0, and the lower 4 bytes are sent to the local memory write register 5-1. Sent. When writing data to floating point register, signal line l ₀
and l ₁ are open, and signal line l ₂ is closed. and,
The upper four bytes are stored in the designated floating point register in local storage unit 7-0, and the lower four bytes are set in the designated floating point register in local storage unit 7-1. In this case, local storage address registers 2-0 and 2-1
have the same address information.

第２図は第１図の実施例の動作を説明するタイ
ムチヤートである。局部記憶装置へデータを書込
む場合、信号WLSがオンとなり、また浮動小数
点命令を実行するとき、信号FLもオンとなる。
また、信号WLSのオンにより信号WEOもオンと
なる。信号WLSがオンとなると、浮動小数点デ
ータの上位４バイトと下位４バイトがそれぞれ局
部記憶書込レジスタ５−０と５−１にセツトされ
る。信号WLSと信号FLとが共にオンとなると、
信号WLSEがオンとなる。この信号WLSEがオン
となると、信号線l₁を開き、信号線l₂を閉じる。
これにより、書込レジスタ５−１のデータは書込
バツフア・レジスタ６−１へ移される。書込レジ
スタ５−０のデータは、信号WLSEと関係なく書
込バツフア・レジスタ６−０に移される。信号
WE０がオンであることを条件に所定のタイミン
グで信号WE１が生成される。そして、信号WE
１がオンであり且つ局部記憶装置が書込タイミン
グＷであることを条件として書込バツフア・レジ
スタ６−０，６−１のデータは、それぞれ局部記
憶ユニツト７−０，７−１に書込まれる。 FIG. 2 is a time chart explaining the operation of the embodiment shown in FIG. When writing data to the local storage device, the signal WLS is turned on, and when executing a floating point instruction, the signal FL is also turned on.
Further, when the signal WLS is turned on, the signal WEO is also turned on. When signal WLS is turned on, the upper 4 bytes and lower 4 bytes of floating point data are set in local storage write registers 5-0 and 5-1, respectively. When signal WLS and signal FL are both turned on,
Signal WLSE turns on. When this signal WLSE is turned on, signal line _l1 is opened and signal line _l2 is closed.
As a result, the data in write register 5-1 is transferred to write buffer register 6-1. Data in write register 5-0 is transferred to write buffer register 6-0 regardless of signal WLSE. signal
Signal WE1 is generated at a predetermined timing on the condition that WE0 is on. And the signal WE
1 is on and the local storage device is at write timing W, the data in the write buffer registers 6-0 and 6-1 are written to the local storage units 7-0 and 7-1, respectively. It will be done.

浮動小数点演算は第１図のキヤリー保存加算器
９やキヤリー伝播加算器１０を用いず、高速演算
部１で処理する。このため、Ｘバスから高速演算
部１に至るパス及びＹバスから高速演算部１に至
るパスが設けられている。高速演算部１の中身
は、加減算器や乗算器、除算器などから構成され
ている。 Floating point arithmetic is processed by the high-speed arithmetic unit 1 without using the carry save adder 9 or the carry propagation adder 10 shown in FIG. For this reason, a path from the X bus to the high-speed calculation unit 1 and a path from the Y bus to the high-speed calculation unit 1 are provided. The contents of the high-speed calculation section 1 are comprised of adders/subtractors, multipliers, dividers, and the like.

以上の説明から明らかなように、本発明によれ
ば、高速演算部と局部記憶とのデータ幅を拡げて
いるので、浮動小数点命令を高速で実行できるこ
と及びバツフア・メモリからのデータ幅も拡げる
ことが出来るので、LOAD命令の高速化も期待
し得ること等の顕著な効果を奏することが出来
る。即ち、本発明の機能が具備されていないとき
は高速演算部或いはバツフア・メモリからのデー
タを２回に分割して転送する為に余分の時間が必
要になる。 As is clear from the above description, according to the present invention, the data width of the high-speed arithmetic unit and local memory is expanded, so floating point instructions can be executed at high speed, and the data width from the buffer memory can also be expanded. , it is possible to achieve remarkable effects such as speeding up the LOAD command. That is, when the functions of the present invention are not provided, extra time is required to divide the data from the high-speed arithmetic unit or buffer memory into two parts and transfer them.

[Brief explanation of the drawing]

第１図は本発明の１実施例のブロツク図、第２
図は実施例の動作を説明するタイムチヤートであ
る。１……高速演算部、２−０と２−１……局部記
憶アドレス・レジスタ、３……バツフア・メモ
リ、４……バツフア・メモリ・データ・レジス
タ、５−０と５−１……局部記憶書込レジスタ、
６−０と６−１……書込バツフア・レジスタ、７
−０と７−１……局部記憶ユニツト、８−０と８
−１……読出レジスタ、９……キヤリー保存加算
器、１０……キヤリー伝播加算器、l₀ないしl₂…
…信号線、１１……結果レジスタ。 FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
The figure is a time chart explaining the operation of the embodiment. 1...High-speed arithmetic unit, 2-0 and 2-1...Local storage address register, 3...Buffer memory, 4...Buffer memory data register, 5-0 and 5-1...Local memory write register,
6-0 and 6-1...Write buffer register, 7
-0 and 7-1...Local storage unit, 8-0 and 8
-1...read register, 9...carry save adder, 10...carry propagation adder, l ₀ to l ₂ ...
...Signal line, 11...Result register.

Claims

[Claims] Two local memory units 7-0, 7-1 having a data width of 1 m bits, two local memory write registers 5-0, 5-1, and one local memory A write buffer register 6-0 holds write data for the unit 7-0, a write buffer 6-1 holds write data for the other local storage unit 7-1, and one local storage unit 7 -Read register 8- where read data from 0 is set
0, a read register 8-1 in which read data from the other local storage unit 7-1 is set, and a local storage address register 2-0 installed corresponding to one local storage unit 7-0. , a local storage address register 2-1 installed corresponding to the other local storage unit 7-1, and an X bus connected to the output side of one read register 8-0;
A Y bus connected to the output side of the other read register 8-1, adders 9 and 10 to which data on the X bus and Y bus are input, a high-speed arithmetic unit 1 that performs floating point arithmetic, and a buffer. The memory 3, the bus connecting the X bus and the input side of the high-speed calculation unit 1, the bus connecting the Y bus and the input side of the high-speed calculation unit 1, and the 2m-bit data output from the high-speed calculation unit 1 A bus for sending the upper m bits of the data to one local memory write register 5-0, and a bus for sending the lower m bits of the 2 m bits of data output from the high-speed arithmetic unit 1 to the other local memory write register. 5-1, a bus for sending the upper m bits of the 2 m bits of data output from buffer memory 3 to one local memory write register 5-0, and buffer memory 3. A bus for sending the lower m bits of the 2m bits of data output from 3 to the other local memory write register 5-1, and a bus for sending the output data from one local memory write register 5-0 to the other. A signal line _l0 is used to send output data from one local storage write register 5-0 to the other write buffer register 6-0.
It has a signal line _l2 for sending to the register 6-1, and a signal line _l1 for sending the output data from the other local storage write register 5-1 to the other write buffer register 6-1. In a data processing system, when writing m-bit data used for address calculation, the write data is set in one local storage write register 5-0, and one local storage address register 2-0 is written. and the contents of the other local storage address register 2-1 are the same, and the signal line l ₀
Open the signal line _l2 , close the signal line _l1 , write the data set in the local memory write register 5-0 to both local memory units 7-0 and 7-1 at the same time, and perform floating point arithmetic. When writing 2m bits of data used for the data, the upper m bits of the data are set to one local memory write register 5-0, and the lower m bits are set to the other local memory write register 5-1. and open signal line l ₀ and signal line l ₁ ,
Close the signal line _l2 and read the local memory write register 5-0.
The data set in the local storage unit 7-0
A local storage control method characterized in that the data set in the local storage write register 5-1 is simultaneously written to the local storage unit 7-1.