JPS6326605B2

JPS6326605B2 -

Info

Publication number: JPS6326605B2
Application number: JP53083326A
Authority: JP
Inventors: Yasuo Kawamata; Seishi Nomura
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-07-08
Filing date: 1978-07-08
Publication date: 1988-05-31
Also published as: JPS5510869A

Description

【発明の詳細な説明】本発明は入力回路の常時監視方式に関し、特に
高い精度を要求されるデジタル保護継電装置の入
力回路に好適な常時監視方式に関する。

デジタル保護継電装置に電力系統の電圧、電流
を入力する場合、これらの系統一次量はアナログ
量であるのでこれをアナログ−デジタル変換（以
下Ａ−Ｄ変換）してから装置へ取り込み、所定の
データ処理及び演算を行なわなければならない。
この場合、多数のアナログ情報を高精度に、かつ
高い効率でＡ−Ｄ変換するため、フイルタ、サン
プルホルダ及びアナログマルチプレキサ等、多数
のアナログ信号用電子回路を用いる必要がある。

このような、高精度、高信頼度が要求されるデ
ジタル保護継電装置の入力回路の常時監視方式と
しては、従来より電力系統からの入力量が３相平
衡電圧、電流であり、そのベクトル和が零となる
事に注目して、入力回路の監視を行つていた。

第１図に、系統一次量を入力とするデジタル保
護継電装置の構成例を示す。図においてBA，
BB，BCは３相の母線、LA，LB，LCはデジタ
ル保護継電装置の保護対象である３相の送電線を
示す。３相交流電圧、電流は計器用変成器PDA，
PDB，PDC及びCTA，CTB，CTCにより検出
され、デジタル保護継電装置SBDに送られる。
SBDに入力されたアナログ電圧、電流は、入力
回路INにより、レベル変換及び帯域制御され、
さらにＡ−Ｄ変換されて、論理演算部CPUに導
入される。論理演算部CPUでは入力されたデジ
タル量の電圧、電流を、所定のプログラムによつ
て処理し、保護の要否を判定する。そして保動動
作要と判定したときは、出力回路OUTにより、
しや断器CBA，CBB，CBCに対し、トリツプ指
令を与える。

第２図ａは、このようなデジタル保護継電装置
SBDの入力回路INのうち、計器用変成器CTA，
CTB，CTCによつて検出された電流についての
入力回路であつてその常時監視回路をも含む入力
回路の従来例を示す。なお電圧の入力回路につい
ても同様であるので、以下の説明では電流の入力
回路を代表例として示す。この図において、まず
電流を入力するための回路部分について説明す
る。

各相の計器用変成器CTの２次側は夫々当該相
の補助変成器Trから、零相用補助変成器Tr₀を介
して夫々の計器用変成器CTに戻るように構成さ
れる。各相と零相の補助変成器（Tr_a，Tr_b，
Tr_c，Tr₀）の２次側回路には、補助変成器１次
電流（I_a′，I_b′，I_c′，I₀′）に対応して２次電流
（I_a，I_b，I_c，I₀）と２次電圧（V_A，V_B，V_C，V₀）
を生じる。この２次電圧が系統一次電流について
の入力信号として、フイルタ１Ａ，１Ｂ，１Ｃ，
１Ｄを介してサンプルホルダ２に印加される。な
お、デジタル保護継電装置SBDの演算において
線間の信号を必要とするときは、補助変成器Tr
の段階でのベクトル合成により線間信号を入力す
る、あるいは相信号入力後、デジタル値のベクト
ル加算により作成するといつた手法がとられる。
そして、入力電圧V₀は、後述するように入力回
路の監視のために、V_A，V_B，V_Cより導出したも
のである。

一方、入力回路内では、クロツクパルスがクロ
ツク発振器５によつて発生され、カウンタ７とタ
イミング回路６に供給される。サンプルホルダ２
には前記のように４つのアナログ入力V_A，V_B，
V_CおよびV₀が加えられており、カウンタ７から
アンドゲート８を介して定期的にサンプル指令が
与えられ、その時刻の全てのアナログ入力V_A，
V_B，V_C，V₀の瞬時値が記憶される。アナログマ
ルチプレキサ３にはサンプルホルダ２の出力とカ
ウンタ７からの３ビツトのアドレス情報が供給さ
れて、その出力がタイミング回路６のタイミング
パルスと共にＡ−Ｄ変換器４に加えられる。この
結果、複数のアナログ入力が量子化されデジタル
保護継電装置SBDの論理演算部CPUに送られる。

つぎに上記入力回路の監視回路について説明す
る。この例では入力回路異常を検知するための被
監視用電圧として、サンプルホルダ２の４つの出
力を加算器１０へ加え、そのベクトル和〓V〓＝
V〓_A′＋V〓_B′＋V〓_C′V〓₀′をとつてアナログコンパ
レー
タ９Ｐ，９Ｎへ与える。ここで、系統一次量は正
常状態において三相平衡にしており、従つて
V〓_A′＋V〓_B′＋V〓_C′＝V〓₀′＝０となり、〓V〓＝
０のは
ずである。このことから、もしCT，Tr，１，２
から成る入力部の一部に異常発生しその部分の信
号が変化したなら〓V〓≠０となるはずであり、〓
V〓≠０をもつて入力回路の常時監視が行なえる。
この常時監視の達成のために、基準電圧として基
準電源１３Ｐ，１３Ｎを設け、基準電圧（−V_L，
＋V_L）をアナログコンパレータ９Ｐ，９Ｎへそ
れぞれ供給し、被監視用電圧〓V〓の大きさと比較
し、〓V〓＞V_L又は〓V〓＜−V_Lとなつた時に、入
力回路異常を検出する。

第３図に上記監視回路の動作波形図を示す。図
ａは補助変成器Trの１次側の４つの入力アナロ
グ信号I〓_a′，I〓_b′，I〓_c′，I〓₀′を示す。電力系
統が正常
な場合、そのベクトル和はほとんど零に等しくな
る。すなわち、I〓_a′＋I〓_b′＋I〓_c′−I〓₀′≒０と
なる。図
ｂはサンプルボルダ２に対するサンプル指令であ
り、その指令によつて、図ａの入力信号I〓_a′，
I〓_b′，I〓_c′，I〓₀′に対応する信号V〓_A′，V〓_B′
，V〓_C′，
V〓₀′がホールドされて図ｃのサンプルホルダ出力
V〓_A′，V〓_B′，V〓_C′，V〓₀′となる。但し、ここで
は説
明の都合上、ａの信号とｃの信号間の遅はないも
のとする。図ｄは加算器１０の出力〓V〓を、また
ｅはコンパレータ９Ｐ，９Ｎの出力をそれぞれ示
す。時刻t₀で回路異常（例えばＡ相異常により、
V_A′＝０）が発生すると加算器１０の出力が増大
し、コンパレータ９Ｐまたは９Ｎが出力を生ず
る。尚、コンパレータ９Ｐ，９Ｎの出力はある所
定期間記憶され出力し続ける。この図で加算器１
０の出力が常時発生していて零とはならないの
は、第１図に示した計器用・補助変成器及び入力
回路素子の誤差によるものである。

ここで入力回路の誤差、特に変成器誤差につい
て検討すると、例えば補助変成器Trの１次側ア
ナログ量I〓_a′，I〓_b′，I〓_c′は三相平衡しているも
のと
したとき、２次側のI〓_a′，I〓_b′，I〓_c′は第２図ｂ
のよ
うになり、各相ごとに誤差I〓_ae，I〓_be，I〓_ceを含む
た
めに三相平衡しない。変成器が誤差を含むことは
よく知られていることであり、第４図の変成器入
出力特性に示すように、理想的には二点鎖線の直
線の特性のようになるべきところ、実際には
Tr₀，Tr_a，Tr_b，Tr_cのような飽和特性となるた
めに理想特性と飽和特性との差が変成器誤差とな
る。かつこの飽和特性は変成器ごとに異なり、同
一入力（I_a′＝I_b′＝I_c′）であつてもその出力（I_a，
I_b，I_c）は変成器ごとに異なるものとなる。但し
飽和特性であるために、大電流であるほど大きな
誤差を生ずるという傾向にある。このような飽和
特性を有することは補助変成器Trばかりでなく、
計器用変成器CTでも同じである。入力回路の誤
差としてはこの他にもサンプルホールダ２等の電
子回路の誤差があるが、系統一次量に対する加算
器１０の誤差出力の総合的誤差特性は概ね変成器
誤差特性で定まり大入力であるほど大きな誤差と
なる。

このため、加算器１０の出力と比較する基準電
圧値V_Lを決定する場合には第５図に示すように
予想し得る最大誤差V_H以上の基準電圧値V_LHとす
る必要がある。もしこのことが守れないと以下の
問題を生じる。まず、この誤差（加算器出力電圧
のベクトル和）は、電力系統が正常で、系統１次
電流が定格値以内に保たれている場合には、常時
監視回路に影響を及ぼさないが、電力系統事故の
様に大電流が流れる場合には、第１図に示す計器
用変成器CTA，CTB，CTCに誤差が発生し、処
理装置の入力回路に何ら障害がない場合でも第２
図のアナログコンバレータ９Ｐ，９Ｎの入力に
は、計器用変成器の誤差のため〓V〓＞V_Lあるいは〓V〓＜−V_L なる誤差が発生し、常時監視回路を誤つて動作さ
せる事がある。常時監視回路の出力は単なる表
示・警報ではなくデジタル保護継電装置の出力阻
止に使用されることがあるために、この場合電力
系統事故がデイジタル保護継電装置の誤不動作に
より除去されないことになる。

このように基準電圧V_Lが高く設定されている
ことは、逆に小入力のときに入力回路IN内に発
生した異常を検出できないという問題点も有す
る。つまり例えば正常運転状態において入力回路
INのａ相が断線し、ａ相の電流が定格値I_Uから
零になつたものとする。これに対し系統事故の最
大電流は定格値I_Uの20〜30倍であり、Ａ−Ｄ変換
の際には例えば30I_Uをフルスケールとしてデイジ
タル値とするため定格電流I_Uはフルスケールの
3.3（％）でしかない。これに対し、30I_Uのときの
変成器等の誤差を見込んだ基準電圧値V_LHはフル
スケールの数％（例えば７〜８（％））という値で
ある。このため定格運転状態において、ａ相断線
により発生した加算器１０の出力〓V〓はその基準
値V_Lを越えず、従つて異常監視回路によつては
異常を検知できないということになる。そして単
に検知できぬというに止まらず、デジタル保護継
電装置SBD論理演算部CPUの処理によれば3.3
（％）もの電流変化は事故検出するに十分なもの
であることから誤動作を阻止できないということ
になる。

本発明は、以上のような従来方式の欠点をカバ
ーすることを目的とするものであり、基準電圧に
入力アナログ電圧の絶対値和電圧を導入すれば、
電力系統が平常の場合には、潮流の大きさに応じ
た小さな値の基準電圧となり、又大電流入力時に
は、大きな値の基準電圧となる事に着目して、入
力電圧の大きさに関係なく、正確に回路の異常を
検出しようとするものである。

第６図は本発明による具体例を示す。第２図と
同符号のものは同一部分を示す。第２図と異なる
本発明による構成要素はアナログ入力I〓_A′，I〓_B′，
I〓_c′，I〓₀′を整流する回路１１Ａ，１１Ｂ，１１Ｃ
，
１１Ｄ、その絶体値和算出回路１２、係数回路１
６、極性変換器１４及び直流基準電源１５であ
る。そして本発明の特徴とするところは、係数回
路１６の出力をアナログコンパレータ９Ｐ，９Ｎ
の基準電圧としたことである。

以下本発明による常時監視回路の動作について
説明する。アナログ入力V〓_A′，V〓_B′，V〓_C′，V〓₀′は
整流回路１１Ａ，１１Ｂ，１１Ｃ，１１Ｄにより
整流され、その出力は絶対値和算出回路１２によ
り、検出感度の最小値を設定する直流基準電源１
５の電圧E_Sと加算され、これが係数回路１６によ
つて比例的にその値が低減され、アナログコンパ
レータ９Ｐ，９Ｎの基準電圧k_s｛〓｜V〓｜｝及び
−k_s｛〓｜V〓｜｝となる。

一方、サンプルホールドされたアナログ信号
は、加算器１０により加算され、その出力はアナ
ログコンパレータ９Ｐ，９Ｎの入力信号〓V〓とな
る。〓V〓＞０のときはアナログコンパレータ９Ｐ
において、また〓V〓＜０のときはアナログコンパ
レータ９Ｎにおいて、それぞれ〓V〓−k_s｛〓｜V〓
｜｝＞０の演算が行なわれる。ここですでに明ら
かなように常時潮流の如く、入力が小さい場合に
は〓V〓≒０、k_s｛〓｜V〓｜｝＞０であり、〓V〓−k_s
｛〓｜V〓｜｝＜０となるためにコンパレータ９Ｐ，
９Ｎの出力は出ない。この状態の各部信号は第７
図の時刻t₀以前のようである。

次にフイルタ１Ａが異常となり、その出力
V〓_A′が零となつた場合について述べる。フイルタ
１Ａの異常により加算器１０に入力されるサンプ
ルホルダ２のａ相についてのホールド信号V〓_A′も
零となり、その結果アナログコンパレータ９Ｐ，
９Ｎの入力電圧〓V〓は、今までは〓V〓＝V〓_A′＋V〓_B′＋V〓_C′−V〓₀′≒０
だつた
ものが、〓V〓＝V〓_B′＋V〓_C′−V〓₀′＝〓V〓_F≠０
なる大
きさのものへと増大する。

これに対し、アナログコンパレータ９Ｐ，９Ｎ
へのもう１つの入力k_s｛〓｜V〓｜｝は k_s｛〓｜V〓｜｝＝｜V〓_A′｜＋｜V〓_B′｜＋｜V〓_C′｜＋｜V〓₀′｜＋
E_s であつたものが k_s｛〓｜V〓｜｝＝｜V〓_B′｜＋｜V〓_C′｜＋｜V〓₀′｜＋E_s に減少する。

このためアナログコンパレータ９Ｐ，９Ｎの入
力信号〓V〓と基準電圧k_s｛〓｜V〓｜｝，−k_s｛〓｜V
〓
｜｝との関係は、〓V〓_Fが正ならば〓V〓_F＞k_s｛〓｜V〓｜｝、また〓V〓
_F
が負ならば〓V〓_F＜−k_s｛〓｜V〓｜｝となる。すな
わち、アナログコンパレータ９Ｐ，９Ｎの出力は
有となり、回路の異常を検出できる。

第７図は上記の第１番目と第２番目の状態にお
ける常時監視回路の動作例を示す。図において、
第３図の従来方式による動作例と異なつているの
は基準電圧にk_s｛〓｜V〓｜｝，−k_s｛〓｜V〓｜｝を用
いている事である。この様に電力系統が平常であ
り、入力回路にも異常がない場合には出力せず、
電力系統が平常で入力回路に異常が発生した場合
には出力するという点では従来より実施している
第３図の常時監視回路と何ら変るところはない。

第３番目の状態として、電力系統に事故が発生
し、入力回路に過大な入力が印加された場合につ
いて述べる。この場合にも、入力電圧V〓_A′，V〓_B′，
V〓_C′，V〓₀′の関係は常に〓V〓＝V〓_A′＋V〓_B′＋V〓_C′−V〓₀′≒０のはずであるが、前にも述べたとおり計器用変成
器の誤差により、〓V〓＝〓V〓α なる誤差が発生し、コンパレータ９Ｐ，９Ｎに〓
V〓α，−〓V〓αが印加される。この事故時大電流の
ときの誤差はかなり大きなものであり、事故発生
時点t_F以前の基準電圧k_s｛〓｜V〓｜｝よりもはる
かに大きな値である。しかし基準電圧k_s｛〓｜V〓
｜｝，−｛〓｜V〓｜｝も入力電圧によつて変化し、
k_s｛〓｜V〓｜｝＝k_s｛〓｜V〓α｜｝，−k_s｛〓｜V〓
｜｝＝
−k_s｛〓｜V〓α｜｝なる大きさとなり、コンパレー
タ９Ｐ，９Ｎに加えられる。そして常に −k_s｛〓｜V〓α｜｝＜k_s｛〓V〓α｝＜k_s｛〓｜V〓α
｜｝な
る関係が成り立ち、事故時に常時監視回路は動作
しない。

第８図に、過大入力印加時の常時監視回路の動
作波形例を示す。図のようにt_F時点で電力系統に
障害が発生し、入力電圧が大きく変化すると、加
算器出力（誤差電圧）〓V〓も〓V〓αへと変化する。
それと共に基準電圧k_s｛〓｜V〓｜｝，−k_s｛〓｜V〓
｜｝も、k_s｛〓｜V〓α｜｝，−k_s｛〓｜V〓α｜｝へと
変
化するので、コンパレータ９Ｐ，９Ｎは動作しな
い。

次にそれらの量的関連を第９図により説明す
る。図は、系統一次電流と、絶対値和算出回路１
２の出力電圧k_s｛〓｜V〓｜｝，と加算器１０の出力
電圧〓V〓の関係を示している。系統一次電流と加
算器１０の出力電圧〓V〓との関係は、理想的には
図の横軸に等しく（〓V〓に関わりなく常に零）な
るべきであるが、計器用変成器及び入力回路素子
の誤差のため〓V〓なる曲線で表わされる。この誤
差はアナログ入力電圧が大きくなればなるほど増
大する傾向にあり、従来の方式では基準電圧V_L
を図の二点鎖線のような大きな一定値として、過
大入力印加時の回路の誤動作を防止していた。し
かし、これによると、回路故障によつて発生する
サンプルホルダ２の出力電圧値が図の点Ｐにくる
ような故障モードでは回路の異常を発見出来なか
つた。

しかし、本発明で提案するような、入力電圧の
絶対値和を基準電圧として採用すれば、図の一点
鎖線の直線k_s｛〓｜V〓｜｝のような比率特性をも
つた基準電圧が得られる。すなわち〓V〓−k_s｛〓｜V〓｜｝≧０なる関係式により、監視を行う事で入力アナログ
電圧の大小に関係ない良好な入力回路の常時監視
を実現できる。なお、本発明におけるV₀は、電
力系統に発生した系統事故と入力回路の異常を区
別するために必要となる。たとえば電力系統に事
故が発生した場合、入力電圧V〓_A，V〓_B，V〓_Cの３相
平衡はくずれてV〓_A＋V〓_B＋V〓_C＝ｋなる値の電圧が
発生する。この電圧をそのまま常時監視の対象電
圧〓V〓とすると、入力回路の異常によつて３相平
衡がくずれたときに発生する電圧と区別がつかな
くなる。そこで、入力電圧V〓_A，V〓_B，V〓_Cよりベク
トル合成された零相の電圧V〓₀を含めて、常時監
視の対象電圧とする事により、系統事故時の常時
監視回路の不必要動作を防止できる。

本発明によれば、入力アナログ電圧の大きさに
より左右されていた監視回路の機能を不変のもの
とすると共に、誤動作、誤不動作を防止し、デジ
タル保護リレーの動作を高速、安定、確実なもの
にすることができる。さらには、入力回路の故障
を早期に発見できるメリツトもある。

尚、監視用に導入した零相電圧V₀の効果は、
以上の説明から明らかなように、電力系統の異常
か入力回路の異常かを判別するために必要なもの
である。また以上では、加算器入力をサンプルホ
ルダの出力側から供給する例を示したが、サンプ
ルホルダの入力側の信号をその代りに用いて基準
電圧を算出しても同様の効果が得られることは明
らかであろう。

【図面の簡単な説明】

第１図は、デジタル保護継電装置の構成例を示
すブロツク図、第２図は従来方式による常時監視
回路のブロツク図、第３図はその動作波形図、第
４図及び第５図は系統一次電流に対する入力回路
の誤差の発生状態を説明するためのグラフ、第６
図は本発明の１実施例のブロツク図、第７図は電
力系統が平常の場合の第６図の回路の動作波形
図、第８図は電力系統が異常となつた場合の第６
図の回路の動作波形図、第９図は本発明による比
率特性曲線の１例を示すグラフである。 V_A〜V_D……アナログ入力、１Ａ〜１Ｄ……フ
イルタ、２……サンプルホルダ、３……アナログ
マルチプレキサ、４……Ａ−Ｄ変換器、９Ｐ，９
Ｎ……アナログコンパレータ、１０……加算器、
１１Ａ〜１１Ｄ……整流回路、１２……絶対値加
算回路。

Claims

【特許請求の範囲】

１電力系統の３相の電流、電圧を検出する計器
用変成器、該計器用変成器各相の２次巻線に夫々
結合された３相の補助変成器、計器用変成器各相
の２次巻線に共通に結合された零相の補助変成
器、３相と零相の補助変成器出力を入力とするフ
イルタ、該フイルタ後段に設けられたサンプルホ
ルダー、該サンプルホルダー出力をデイジタル化
するアナログデイジタル変換器から成り、アナロ
グデイジタル変換器出力をデイジタル保護継電装
置に供給する入力回路の常時監視方式において、
前記フイルタとアナログデイジタル変換器の間か
ら３相の補助変成器出力に対応する第１の信号と
零相の補助変成器出力に対応する第２の信号とを
取り出し、第１の信号のベクトル和から第２の信
号をベクトル的に減じて出力する第１の加算器、
前記第１の信号と第２の信号の絶対値和を出力す
る第２の加算器、該第２の加算器の出力を所定倍
する係数器、該係数器出力を極性反転する極性反
転回路、第１の加算器出力を正端子に係数器出力
を負端子に印加する第１のコンパレータ、極性反
転回路出力を正端子に第１の加算器出力を負端子
に印加する第２のコンパレータとから構成され、
第１の加算器出力の絶対値が係数器出力の絶対値
よりも大きいとき出力して入力回路の異常を検知
する入力回路の常時監視方式。