JPS6337963B2 - - Google Patents
Info
- Publication number
- JPS6337963B2 JPS6337963B2 JP7188980A JP7188980A JPS6337963B2 JP S6337963 B2 JPS6337963 B2 JP S6337963B2 JP 7188980 A JP7188980 A JP 7188980A JP 7188980 A JP7188980 A JP 7188980A JP S6337963 B2 JPS6337963 B2 JP S6337963B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- operational amplifier
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は磁気録音装置のイコライザ増幅回路の
如く入力インピーダンスが広範囲に変化するもの
に使用して好適な増幅回路に関し、特に入力イン
ピーダンスが広範囲に変化した場合に於いても良
好に動作し得る様にしたものである。
如く入力インピーダンスが広範囲に変化するもの
に使用して好適な増幅回路に関し、特に入力イン
ピーダンスが広範囲に変化した場合に於いても良
好に動作し得る様にしたものである。
従来入力インピーダンスが広範囲に変化するも
のに使用される増幅回路として第１図に示す如き
ものが提案されている。即ち第１図に於いて、１
は例えば音声信号が供給される信号入力端子を示
し、この信号入力端子１を信号レベルを調整する
例えば10Ω〜100kΩの範囲で抵抗値が変化する
可変抵抗器２を介して接地し、この可変抵抗器２
の可動子２ａをコンデンサ３を介してnpn形トラ
ンジスタ４ｂと共に差動増幅器を構成するnpn形
トランジスタ４ａのベースに接続し、このトラン
ジスタ４ａのベースをバイアス設定用の抵抗器５
を介して接地する。之等トランジスタ４ａ及び４
ｂの夫々のエミツタを互に接続し、このエミツタ
の接続点を定電流回路４ｃを介して負の直流電圧
が供給される負電源端子−Ｂに接続し、之等トラ
ンジスタ４ａ及び４ｂの夫々のコレクタを夫々抵
抗器４ｄ及び４ｅを介して正の直流電圧が供給さ
れる正電源端子＋Ｂに接続すると共に之等トラン
ジスタ４ａ及び４ｂの夫々のコレクタを演算増幅
器６の負入力端子及び正入力端子に夫々接続
し、この演算増幅器６の出力端子をコンデンサ７
を介して例えば記録用磁気ヘツドに記録信号を供
給する信号出力端子８に接続すると共にこの演算
増幅器６の出力端子を負帰還回路を構成する抵抗
器９を介してトランジスタ４ｂのベースに接続
し、このトランジスタ４ｂのベースを抵抗器１０
を介して接地する。この場合抵抗器９及び１０の
夫々の抵抗値をＲ及びR0としたとき、この負帰
還回路の負帰還定数βは β＝Ｒ／Ｒ＋R0 である。又この場合トランジスタ４ａ及び４ｂの
ベース入力インピーダンスをhie1及びhie2とし、
この差動増幅器４及び演算増幅器６より成る増幅
回路の利得をａとしたとき、可変抵抗器２及び抵
抗器５を除いた状態のこの増幅回路の入力インピ
ーダンスZiは Zi＝（hie1＋hie2）（１＋aβ） …(1) で表わされる。ここで最近の例えばオーデイオ増
幅回路は種々の規格を満足する為に入力換算雑音
を−140dBV以上とすることを必要とし、この為
トランジスタ４ａ，４ｂに約1mA以上の動作電
流を与えている。このトランジスタ４ａ，４ｂに
1mAを流したときは例えばhie1＝hie2≒2.5kΩと
なり、負帰還量を60dBつまり（１＋aβ）＝103と
したとき式(1)からZi≒5MΩとなる。この負帰還
量が60dBというのは一般的であるから、この増
幅回路の入力インピーダンスZiを10MΩ前後とす
ることは容易にできるのでこれを極めて大きくで
き、この第１図に於いてはこの増幅回路の入力イ
ンピーダンスZiは可変抵抗器２、抵抗器５の抵抗
値の変化に対し、何等影響しない。
のに使用される増幅回路として第１図に示す如き
ものが提案されている。即ち第１図に於いて、１
は例えば音声信号が供給される信号入力端子を示
し、この信号入力端子１を信号レベルを調整する
例えば10Ω〜100kΩの範囲で抵抗値が変化する
可変抵抗器２を介して接地し、この可変抵抗器２
の可動子２ａをコンデンサ３を介してnpn形トラ
ンジスタ４ｂと共に差動増幅器を構成するnpn形
トランジスタ４ａのベースに接続し、このトラン
ジスタ４ａのベースをバイアス設定用の抵抗器５
を介して接地する。之等トランジスタ４ａ及び４
ｂの夫々のエミツタを互に接続し、このエミツタ
の接続点を定電流回路４ｃを介して負の直流電圧
が供給される負電源端子−Ｂに接続し、之等トラ
ンジスタ４ａ及び４ｂの夫々のコレクタを夫々抵
抗器４ｄ及び４ｅを介して正の直流電圧が供給さ
れる正電源端子＋Ｂに接続すると共に之等トラン
ジスタ４ａ及び４ｂの夫々のコレクタを演算増幅
器６の負入力端子及び正入力端子に夫々接続
し、この演算増幅器６の出力端子をコンデンサ７
を介して例えば記録用磁気ヘツドに記録信号を供
給する信号出力端子８に接続すると共にこの演算
増幅器６の出力端子を負帰還回路を構成する抵抗
器９を介してトランジスタ４ｂのベースに接続
し、このトランジスタ４ｂのベースを抵抗器１０
を介して接地する。この場合抵抗器９及び１０の
夫々の抵抗値をＲ及びR0としたとき、この負帰
還回路の負帰還定数βは β＝Ｒ／Ｒ＋R0 である。又この場合トランジスタ４ａ及び４ｂの
ベース入力インピーダンスをhie1及びhie2とし、
この差動増幅器４及び演算増幅器６より成る増幅
回路の利得をａとしたとき、可変抵抗器２及び抵
抗器５を除いた状態のこの増幅回路の入力インピ
ーダンスZiは Zi＝（hie1＋hie2）（１＋aβ） …(1) で表わされる。ここで最近の例えばオーデイオ増
幅回路は種々の規格を満足する為に入力換算雑音
を−140dBV以上とすることを必要とし、この為
トランジスタ４ａ，４ｂに約1mA以上の動作電
流を与えている。このトランジスタ４ａ，４ｂに
1mAを流したときは例えばhie1＝hie2≒2.5kΩと
なり、負帰還量を60dBつまり（１＋aβ）＝103と
したとき式(1)からZi≒5MΩとなる。この負帰還
量が60dBというのは一般的であるから、この増
幅回路の入力インピーダンスZiを10MΩ前後とす
ることは容易にできるのでこれを極めて大きくで
き、この第１図に於いてはこの増幅回路の入力イ
ンピーダンスZiは可変抵抗器２、抵抗器５の抵抗
値の変化に対し、何等影響しない。
然しながらトランジスタ４ａのベース電流は抵
抗器５を通じて与えられるので、このトランジス
タ４ａの電流増幅率hfe1＝100とするとこのトラ
ンジスタ４ａのベース電流は10μAとなり、この
抵抗器５の抵抗値を例えば100kΩとすると、こ
の抵抗器５の電圧降下は1Vとなる。この為演算
増幅器６の出力端子の無信号時の電圧を0Vにに
保つためにはこの抵抗器５の抵抗値を大きくでき
ない。又一方この抵抗器５は、信号入力端子１に
供給される信号に対し可変抵抗器（ボリウム）２
と並列接続となるので、この抵抗器５の抵抗値が
小さいときにはこの抵抗器５が可変抵抗器２の可
動子２ａの調整に対し影響することとなるので、
この抵抗器５の抵抗値をできるだけ大きくする必
要がある。従来上述の点を考慮して、この抵抗器
５の抵抗値を100kΩ程度としていたが、可変抵
抗器（ボリウム）２の抵抗値が例えば10Ω〜
100kΩの範囲で変化するときには、このうちの
抵抗値の高い方ではこの抵抗器５がこの可変抵抗
器（ボリウム）２の調整に影響する不都合があつ
た。
抗器５を通じて与えられるので、このトランジス
タ４ａの電流増幅率hfe1＝100とするとこのトラ
ンジスタ４ａのベース電流は10μAとなり、この
抵抗器５の抵抗値を例えば100kΩとすると、こ
の抵抗器５の電圧降下は1Vとなる。この為演算
増幅器６の出力端子の無信号時の電圧を0Vにに
保つためにはこの抵抗器５の抵抗値を大きくでき
ない。又一方この抵抗器５は、信号入力端子１に
供給される信号に対し可変抵抗器（ボリウム）２
と並列接続となるので、この抵抗器５の抵抗値が
小さいときにはこの抵抗器５が可変抵抗器２の可
動子２ａの調整に対し影響することとなるので、
この抵抗器５の抵抗値をできるだけ大きくする必
要がある。従来上述の点を考慮して、この抵抗器
５の抵抗値を100kΩ程度としていたが、可変抵
抗器（ボリウム）２の抵抗値が例えば10Ω〜
100kΩの範囲で変化するときには、このうちの
抵抗値の高い方ではこの抵抗器５がこの可変抵抗
器（ボリウム）２の調整に影響する不都合があつ
た。
本発明は斯る点に鑑み上述不都合を除去する様
にしたものである。
にしたものである。
以下第２図を参照しながら本発明増幅回路の一
実施例につき説明しよう。この第２図に於いて第
１図に対応する部分には同一符号を付しその詳細
な説明は省略する。
実施例につき説明しよう。この第２図に於いて第
１図に対応する部分には同一符号を付しその詳細
な説明は省略する。
本例においては演算増幅器６の出力端子を低域
通過フイルタ１１を構成する抵抗器１１ａ及びコ
ンデンサ１１ｂの直列回路を介して接地し、この
低域通過フイルタ１１の出力端子即ち抵抗器１１
ａ及びコンデンサ１１ｂの接続点を積分回路（低
域通過フイルタ）１２を構成する演算増幅器１２
ａの正入力端子に接続し、この演算増幅器１２
ａの出力端子を帰還回路を構成するコンデンサ１
２ｂを介して演算増幅器１２の負入力端子に接
続し、この負入力端子を抵抗器１２ｃを介して
接地する。この場合積分回路１２の周波数−レス
ポンス特性は第３図曲線ａに示す如くであり、又
低域通過フイルタ１１の周波数−レスポンス特性
は第３図曲線ｂに示す如くであるので、之等低域
通過フイルタ１１及び積分回路１２により構成す
るフイルタ特性は極めて良好な低域通過特性とな
る。この積分回路１２の出力信号を抵抗器１３ａ
を介して電圧−電流変換回路１３を構成する演算
増幅器１３ｂの負入力端子に接続し、この演算
増幅器１３ｂの出力端子を帰還回路を構成する抵
抗器１３ｃを介してこの負入力端子に接続する
と共にこの演算増幅器１３ｂの出力端子を抵抗器
１３ｄ及び１３ｅの直列回路を介してこの演算増
幅器１３ｂの正入力端子に接続し、この正入力
端子を抵抗器１３ｆを介して接地し、この電圧
−電流変換回路１３の出力端である抵抗器１３ｄ
及び１３ｅの接続点を差動増幅器４のトランジス
タ４ａのベースに接続する。この場合抵抗器１３
ａ，１３ｃ，１３ｄ，１３ｅ及び１３ｆの夫々の
抵抗値をR1，R2，R3，R4及びR5としたとき、こ
の抵抗値をブリツジ回路の平衡条件を満足する如
く R1／R2＝R5／R3＋R4 R1（R3＋R4）＝R2R5 とすればこの演算増幅器１３ｂは電圧−電流変換
回路を構成する。即ち入力信号電圧をei、演算増
幅器１３ｂの増幅率をＡ、負荷をRL、出力端よ
りの電流をi0としたとき i0／ei＝AR2（R4＋R5）／AR5RL（R1＋R2）−｛R3（R4
＋R5）＋RL（R3＋R4＋R5）｝×｛（１＋Ａ）R1＋R2｝ が成立する。ここで演算増幅器１３ｂのＡは∞で
あるので i0／ei＝R2（R4＋R5）／R5RL（R1＋R2）−｛R3（R4＋
R5）＋RL（R3＋R4＋R5）｝R1 ＝R2（R4＋R5）／RL（R2R5−R1R3−R1R4）−R1R3
（R4＋R5） である。ここで電圧−電流変換回路を構成するに
は R2R5−R1R3−R1R4＝０ が成立すれば良い。即ち R1／R2＝R5／R3＋R4 のブリツジ回路の平衡条件を満足すれば電圧−電
流変換回路を構成することとなる。又この場合こ
の電圧−電流変換回路１３のインピーダンスZ0は
∞となる。即ち抵抗器１３ａを流れる電流をi1、
出力電圧をe0、演算増幅器１３ｂの負入力端子
の電圧e′i、抵抗器１３ｄを流れる電流をi′、演算
増幅器１３ｂの出力端子の電圧をe′0としたとき
以下の式が成り立つ。
通過フイルタ１１を構成する抵抗器１１ａ及びコ
ンデンサ１１ｂの直列回路を介して接地し、この
低域通過フイルタ１１の出力端子即ち抵抗器１１
ａ及びコンデンサ１１ｂの接続点を積分回路（低
域通過フイルタ）１２を構成する演算増幅器１２
ａの正入力端子に接続し、この演算増幅器１２
ａの出力端子を帰還回路を構成するコンデンサ１
２ｂを介して演算増幅器１２の負入力端子に接
続し、この負入力端子を抵抗器１２ｃを介して
接地する。この場合積分回路１２の周波数−レス
ポンス特性は第３図曲線ａに示す如くであり、又
低域通過フイルタ１１の周波数−レスポンス特性
は第３図曲線ｂに示す如くであるので、之等低域
通過フイルタ１１及び積分回路１２により構成す
るフイルタ特性は極めて良好な低域通過特性とな
る。この積分回路１２の出力信号を抵抗器１３ａ
を介して電圧−電流変換回路１３を構成する演算
増幅器１３ｂの負入力端子に接続し、この演算
増幅器１３ｂの出力端子を帰還回路を構成する抵
抗器１３ｃを介してこの負入力端子に接続する
と共にこの演算増幅器１３ｂの出力端子を抵抗器
１３ｄ及び１３ｅの直列回路を介してこの演算増
幅器１３ｂの正入力端子に接続し、この正入力
端子を抵抗器１３ｆを介して接地し、この電圧
−電流変換回路１３の出力端である抵抗器１３ｄ
及び１３ｅの接続点を差動増幅器４のトランジス
タ４ａのベースに接続する。この場合抵抗器１３
ａ，１３ｃ，１３ｄ，１３ｅ及び１３ｆの夫々の
抵抗値をR1，R2，R3，R4及びR5としたとき、こ
の抵抗値をブリツジ回路の平衡条件を満足する如
く R1／R2＝R5／R3＋R4 R1（R3＋R4）＝R2R5 とすればこの演算増幅器１３ｂは電圧−電流変換
回路を構成する。即ち入力信号電圧をei、演算増
幅器１３ｂの増幅率をＡ、負荷をRL、出力端よ
りの電流をi0としたとき i0／ei＝AR2（R4＋R5）／AR5RL（R1＋R2）−｛R3（R4
＋R5）＋RL（R3＋R4＋R5）｝×｛（１＋Ａ）R1＋R2｝ が成立する。ここで演算増幅器１３ｂのＡは∞で
あるので i0／ei＝R2（R4＋R5）／R5RL（R1＋R2）−｛R3（R4＋
R5）＋RL（R3＋R4＋R5）｝R1 ＝R2（R4＋R5）／RL（R2R5−R1R3−R1R4）−R1R3
（R4＋R5） である。ここで電圧−電流変換回路を構成するに
は R2R5−R1R3−R1R4＝０ が成立すれば良い。即ち R1／R2＝R5／R3＋R4 のブリツジ回路の平衡条件を満足すれば電圧−電
流変換回路を構成することとなる。又この場合こ
の電圧−電流変換回路１３のインピーダンスZ0は
∞となる。即ち抵抗器１３ａを流れる電流をi1、
出力電圧をe0、演算増幅器１３ｂの負入力端子
の電圧e′i、抵抗器１３ｄを流れる電流をi′、演算
増幅器１３ｂの出力端子の電圧をe′0としたとき
以下の式が成り立つ。
（ei−e′i）／R1＝i1 …(1)
e′i−R2i1＝e′0 …(2)
i′＝（e′0−e0）／R3 …(3)
e0＝i0RL …(4)
（R4＋R5）（i′−i0）e0 …(5)
｛R5（i′−i0）−e′i｝Ａ＝e′0 …(6)
今ei＝０とすると、式(1)は
−ei／R1＝i1 …(7)
であり、この(7)式を(2)式に代入すると
e′i−R2（−e′i／R1）＝e′i（１＋R2／R1）＝e′0
…(8) である。又(5)式より i′−i0＝e0／R4＋R5 が得られ、これを(6)式に代入すると （R5・e0／R4＋R5−e′i）Ａ＝e0 …(9) となり、(8)式をこの(9)式に代入すると、 （R5e0／R4＋R5−R1e′0／R1＋R2）Ａ＝e′0 e′0＝R5A／R4＋R5・R1＋R2／R2＋（１＋Ａ）R1e0…(
10) となる。又式(5)に式(3)を代入すると （R4＋R5）（e′0−e0／R3i0）＝e0 e′0−R3i0＝e0・R3＋R4＋R5／R4＋R5 …(11) となり、この式(11)に式(10)を代入すると −R3i0＝e0｛R3＋R4＋R5／R4＋R5−R5A／R4＋R5・R1
＋R2／R2＋（１＋Ａ）R1｝ ＝e0／R4＋R5〔（R3＋R4＋R5）｛R2＋（１＋Ａ）
R1｝−R5A（R1＋R2）／R2＋（１＋Ａ）R1〕 である。よつて出力インピーダンスZ0は Z0＝e0／i0＝R3（R4＋R5）｛R2＋（１＋Ａ）R1｝／（
R3＋R4＋R5）｛R2＋（１＋Ａ）R1｝−R5A（R1＋R2） であり、ここでＡは∞であるから Z0＝R1R3（R4＋R5）／R1（R3＋R4＋R5）−R5（R1＋R2
）…(12) である。ところでこの電圧−電流変換回路３は演
算増幅器１３ｂをブリツジ構成したものであるか
ら、このブリツジ回路が平衡条件を満足するもの
であり、 R1（R3＋R4）＝R2R5 であり、これを式(12)の分母に代入すると R2R5＋R1R5−R5（R1＋R2）＝０ となる。従つて Z0＝R1R3（R4＋R5）／０＝∞ …（13） となり、この電圧−電流変換回路１３の出力イン
ピーダンスZ0は∞である。
…(8) である。又(5)式より i′−i0＝e0／R4＋R5 が得られ、これを(6)式に代入すると （R5・e0／R4＋R5−e′i）Ａ＝e0 …(9) となり、(8)式をこの(9)式に代入すると、 （R5e0／R4＋R5−R1e′0／R1＋R2）Ａ＝e′0 e′0＝R5A／R4＋R5・R1＋R2／R2＋（１＋Ａ）R1e0…(
10) となる。又式(5)に式(3)を代入すると （R4＋R5）（e′0−e0／R3i0）＝e0 e′0−R3i0＝e0・R3＋R4＋R5／R4＋R5 …(11) となり、この式(11)に式(10)を代入すると −R3i0＝e0｛R3＋R4＋R5／R4＋R5−R5A／R4＋R5・R1
＋R2／R2＋（１＋Ａ）R1｝ ＝e0／R4＋R5〔（R3＋R4＋R5）｛R2＋（１＋Ａ）
R1｝−R5A（R1＋R2）／R2＋（１＋Ａ）R1〕 である。よつて出力インピーダンスZ0は Z0＝e0／i0＝R3（R4＋R5）｛R2＋（１＋Ａ）R1｝／（
R3＋R4＋R5）｛R2＋（１＋Ａ）R1｝−R5A（R1＋R2） であり、ここでＡは∞であるから Z0＝R1R3（R4＋R5）／R1（R3＋R4＋R5）−R5（R1＋R2
）…(12) である。ところでこの電圧−電流変換回路３は演
算増幅器１３ｂをブリツジ構成したものであるか
ら、このブリツジ回路が平衡条件を満足するもの
であり、 R1（R3＋R4）＝R2R5 であり、これを式(12)の分母に代入すると R2R5＋R1R5−R5（R1＋R2）＝０ となる。従つて Z0＝R1R3（R4＋R5）／０＝∞ …（13） となり、この電圧−電流変換回路１３の出力イン
ピーダンスZ0は∞である。
この場合を介して差動増幅器４のトランジスタ
４ａのベースにこの低域通過フイルタ１１、積分
回路１２及び電圧−電流変換回路１３の直列回路
を介してベース電流を供給する。このときこの電
圧−電流変換回路１３の出力インピーダンスZ0が
∞であるので、この電圧−電流変換回路１３は差
動増幅器４のトランジスタ４ａのベースに供給さ
れる入力信号には何等影響を与えない。その他は
第１図と同様に構成する。
４ａのベースにこの低域通過フイルタ１１、積分
回路１２及び電圧−電流変換回路１３の直列回路
を介してベース電流を供給する。このときこの電
圧−電流変換回路１３の出力インピーダンスZ0が
∞であるので、この電圧−電流変換回路１３は差
動増幅器４のトランジスタ４ａのベースに供給さ
れる入力信号には何等影響を与えない。その他は
第１図と同様に構成する。
斯る本発明に依れば演算増幅器６の出力側に得
られる信号を低域通過フイルタ１１及び積分回路
１２より成る低域通過フイルタを介して得られる
直流分を電圧−電流変換回路１３に供給し、この
電圧−電流変換回路１３の出力側に得られる電流
を差動増幅器４のトランジスタ４ａのベースにベ
ース電流として供給しているので本発明に依れば
第１図同様の増幅動作を行うと共に増幅回路の出
力端子即ち演算増幅器６の出力端子に得られる直
流分を低域通過フイルタ１１、積分回路１２及び
電圧−電流変換回路１３の直列回路を介して増幅
回路の入力端子即ち差動増幅器４のトランジスタ
４ａのベースに負帰還しているので、この出力端
子の直流電圧を常に０電圧に保持することができ
る。又差動増幅回路４のトランジスタ４ａのベー
スから見た入力インピーダンスは例えば5MΩ以
上と極めて高く、且つ電圧−電流変換回路１３の
出力インピーダンスZ0は∞であるので本発明に依
る増幅回路の入力インピーダンスは可変抵抗器２
の抵抗値のみで決り、この可変抵抗器２の可動子
２ａの調整を良好に行うことができる。
られる信号を低域通過フイルタ１１及び積分回路
１２より成る低域通過フイルタを介して得られる
直流分を電圧−電流変換回路１３に供給し、この
電圧−電流変換回路１３の出力側に得られる電流
を差動増幅器４のトランジスタ４ａのベースにベ
ース電流として供給しているので本発明に依れば
第１図同様の増幅動作を行うと共に増幅回路の出
力端子即ち演算増幅器６の出力端子に得られる直
流分を低域通過フイルタ１１、積分回路１２及び
電圧−電流変換回路１３の直列回路を介して増幅
回路の入力端子即ち差動増幅器４のトランジスタ
４ａのベースに負帰還しているので、この出力端
子の直流電圧を常に０電圧に保持することができ
る。又差動増幅回路４のトランジスタ４ａのベー
スから見た入力インピーダンスは例えば5MΩ以
上と極めて高く、且つ電圧−電流変換回路１３の
出力インピーダンスZ0は∞であるので本発明に依
る増幅回路の入力インピーダンスは可変抵抗器２
の抵抗値のみで決り、この可変抵抗器２の可動子
２ａの調整を良好に行うことができる。
以上述べた如く本発明に依れば入力インピーダ
ンスが広範囲に変化した場合に於て、この入力イ
ンピーダンスの変化に対し何等影響を与えないと
共にこの増幅回路の動作に何等影響しない良好な
動作をする増幅回路を得ることができる。
ンスが広範囲に変化した場合に於て、この入力イ
ンピーダンスの変化に対し何等影響を与えないと
共にこの増幅回路の動作に何等影響しない良好な
動作をする増幅回路を得ることができる。
尚本発明は上述実施例に限らず本発明の要旨を
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
第１図は従来の増幅回路の例を示す接続図、第
２図は本発明増幅回路の一実施例を示す接続図、
第３図は第２図の説明に供する線図である。 １は信号入力端子、２は可変抵抗器、４は差動
増幅器、４ａ及び４ｂは夫々トランジスタ、６は
演算増幅器、８は出力端子、９及び１０は夫々抵
抗器、１１は低域通過フイルタ、１２は積分回
路、１３は電圧−電流変換回路である。
２図は本発明増幅回路の一実施例を示す接続図、
第３図は第２図の説明に供する線図である。 １は信号入力端子、２は可変抵抗器、４は差動
増幅器、４ａ及び４ｂは夫々トランジスタ、６は
演算増幅器、８は出力端子、９及び１０は夫々抵
抗器、１１は低域通過フイルタ、１２は積分回
路、１３は電圧−電流変換回路である。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２のトランジスタより成る差動増
幅器と、該差動増幅器の出力信号が供給される第
１の演算増幅器とを有し、該第１の演算増幅器の
出力側を出力端子に接続すると共に該出力側を上
記第２のトランジスタのベースに負帰還回路を介
して接続し、上記第１のトランジスタのベースに
入力信号を供給する様にした増幅回路に於いて、 上記第１の演算増幅器の出力側を低減通過フイ
ルタ及び電圧−電流変換回路の直列回路を介して
上記第１のトランジスタのベースに接続し、 上記電圧−電流変換回路は低減通過フイルタの
出力側を第１の抵抗器を介して第２の演算増幅器
の負入力端子に接続すると共に該負入力端子と該
第２の演算増幅器の出力側との間に第２の抵抗器
を接続し、上記第２の演算増幅器の出力側を第３
及び第４の抵抗器の直列回路を介して上記第２の
演算増幅器の正入力端子に接続し、上記第４の抵
抗器と上記正入力端子の接続点を第５の抵抗器を
介して接地し、上記第３と第４の抵抗器の接続点
を上記第１のトランジスタのベースに接続し、 上記第１、第２、第３、第４及び第５の抵抗器
の抵抗値を夫々R1，R2，R3，R4及びR5としたと
き、上記電圧−電流変換回路はR1／R2＝R5／R3
＋R4を満足する様にしたことを特徴とする増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188980A JPS56168409A (en) | 1980-05-29 | 1980-05-29 | Amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7188980A JPS56168409A (en) | 1980-05-29 | 1980-05-29 | Amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56168409A JPS56168409A (en) | 1981-12-24 |
| JPS6337963B2 true JPS6337963B2 (ja) | 1988-07-27 |
Family
ID=13473547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7188980A Granted JPS56168409A (en) | 1980-05-29 | 1980-05-29 | Amplifying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56168409A (ja) |
-
1980
- 1980-05-29 JP JP7188980A patent/JPS56168409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56168409A (en) | 1981-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| JPH0474882B2 (ja) | ||
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| US4227095A (en) | Deviation driver circuit | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JPS6337963B2 (ja) | ||
| US20050218961A1 (en) | Operational amplifier integrator | |
| JPH0691387B2 (ja) | 電荷増幅器 | |
| JP2804152B2 (ja) | 微小電流回路 | |
| JP4342651B2 (ja) | Ｇｍアンプ | |
| JPH0225286B2 (ja) | ||
| GB2272812A (en) | Active filter capable of effectively eliminating common mode noise component | |
| JPS6319925Y2 (ja) | ||
| JPS6161286B2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JPH0154884B2 (ja) | ||
| JPS6218088B2 (ja) | ||
| JP3427647B2 (ja) | 音質調整回路 | |
| JPS6336567B2 (ja) | ||
| JPH0247907B2 (ja) | Bosokuonkairo | |
| JPS6115633Y2 (ja) | ||
| JPS6052105A (ja) | 高周波増幅装置 |