Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6338951B2 - - Google Patents
[go: Go Back, main page]

JPS6338951B2 - - Google Patents

Info

Publication number
JPS6338951B2
JPS6338951B2 JP55100582A JP10058280A JPS6338951B2 JP S6338951 B2 JPS6338951 B2 JP S6338951B2 JP 55100582 A JP55100582 A JP 55100582A JP 10058280 A JP10058280 A JP 10058280A JP S6338951 B2 JPS6338951 B2 JP S6338951B2
Authority
JP
Japan
Prior art keywords
inverter
period
shows
unit
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55100582A
Other languages
Japanese (ja)
Other versions
JPS5728573A (en
Inventor
Masanori Myazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP10058280A priority Critical patent/JPS5728573A/en
Publication of JPS5728573A publication Critical patent/JPS5728573A/en
Publication of JPS6338951B2 publication Critical patent/JPS6338951B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 本発明はインバータの制御方法にかかり、特に
多重化インバータのパルス幅変調(PWM)方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inverter control method, and more particularly to a pulse width modulation (PWM) method for multiplexed inverters.

第1図に本発明を適用する多重化インバータの
構成要素である単位インバータの一例を示す。第
1図において1は交流電源、2は位相制御可能な
整流器、3は電圧を平滑化する平滑コンデンサ、
4はスイツチング素子Su,Sv,Sw,Sx,Sy,
Szにより構成され直流を可変周波数の交流に変
換する逆変換器、5は負荷である。
FIG. 1 shows an example of a unit inverter that is a component of a multiplexed inverter to which the present invention is applied. In Fig. 1, 1 is an AC power supply, 2 is a rectifier whose phase can be controlled, 3 is a smoothing capacitor for smoothing the voltage,
4 is a switching element Su, Sv, Sw, Sx, Sy,
5 is a load, which is an inverse converter constituted by Sz and converts direct current into alternating current with a variable frequency.

第2図に第1図に示した単位インバータの動作
波形を示す。第2図aは前記逆変換器4を構成す
るスイツチング素子Su,Sv,Sw,Sx,Sy,Sz
のオン期間を示し、120゜通電の場合を例とした。
第2図bは前記単位インバータの各相出力電圧波
形eu-0,ev-0,ew-0を示す。
FIG. 2 shows operating waveforms of the unit inverter shown in FIG. 1. FIG. 2a shows switching elements Su, Sv, Sw, Sx, Sy, Sz that constitute the inverse converter 4.
The on-period is shown, and the case of 120° energization is taken as an example.
FIG. 2b shows each phase output voltage waveform eu -0 , ev -0 , ew -0 of the unit inverter.

第3図は本発明を適用する多重化インバータの
構成要素である単位インバータの他の一例を示
す。第3図において1は交流電源、2は位相制御
可能な整流器、6は電流を平滑化する直流リアク
トル、4はスイツチング素子Su,Sv,Sw,Sx,
Sy,Szにより構成され直流を可変周波数の交流
に変換する逆変換器、5は負荷である。
FIG. 3 shows another example of a unit inverter which is a component of a multiplexed inverter to which the present invention is applied. In Fig. 3, 1 is an AC power supply, 2 is a rectifier whose phase can be controlled, 6 is a DC reactor that smoothes the current, and 4 is a switching element Su, Sv, Sw, Sx,
An inverter 5 is a load, which is composed of Sy and Sz and converts direct current into alternating current with variable frequency.

第4図に第3図に示した単位インバータの動作
波形を示す。第4図cは前記逆変換器4を構成す
るスイツチング素子Su,Sv,Sw,Sx,Sy,Sz
のオン期間を示し、第4図bは前記単位インバー
タの各相出力電流波形iu,iv,iwを示す。第4図
bに示した電流波形iu,iv,iwは第2図bに示し
た電圧波形eu-0,ev-0,ew-0と同一であり、電
圧と電流との関係が逆になつたものである。従つ
て、以下は第2図に示した様な電圧波形を例とし
て説明するが、第3図に示した構成をもつ単位イ
ンバータでも電圧波形を電流波形に置きかえるの
みで成り立つ。
FIG. 4 shows operating waveforms of the unit inverter shown in FIG. 3. FIG. 4c shows switching elements Su, Sv, Sw, Sx, Sy, and Sz constituting the inverse converter 4.
FIG. 4b shows the output current waveforms iu, iv, iw of each phase of the unit inverter. The current waveforms iu, iv, iw shown in Fig. 4b are the same as the voltage waveforms eu -0 , ev -0 , ew -0 shown in Fig. 2b, and the relationship between voltage and current is reversed. It is something that Therefore, the following explanation will be given using the voltage waveform shown in FIG. 2 as an example, but a unit inverter having the configuration shown in FIG. 3 can also be used by simply replacing the voltage waveform with a current waveform.

第5図は第1図に示した単位インバータを用い
て、逆変換器4を構成するスイツチング素子Su,
Sv,Sw,Sx,Sy,Szのオン期間を制御するこ
とにより出力電圧をパルス幅変調(PWM)する
方法を説明するための図である。第5図aは前記
逆変換器を構成する6個のスイツチング素子Su,
Sv,Sw,Sx,Sy,Szのオン期間を示す図、第
5図bはその場合の出力電圧波形eu-0,ev-0
ew-0を示す図であり、それぞれインバータ出力
の1周期間(360゜)に相当する。第5図aにおい
て前記スイツチング素子SuからSvに転流する場
合を例にとり説明をする。
FIG. 5 shows switching elements Su, which constitute the inverter 4, using the unit inverter shown in FIG.
FIG. 3 is a diagram for explaining a method of pulse width modulating (PWM) the output voltage by controlling the on-periods of Sv, Sw, Sx, Sy, and Sz. FIG. 5a shows six switching elements Su, which constitute the inverse converter.
A diagram showing the on-periods of Sv, Sw, Sx, Sy, and Sz, and Figure 5b shows the output voltage waveforms eu -0 , ev -0 ,
It is a diagram showing ew -0 , and each corresponds to one cycle period (360°) of the inverter output. An explanation will be given by taking as an example the case of commutation from the switching element Su to Sv in FIG. 5a.

第2図aにおいてはSu―Sv間の転流は120゜の
時点でSuからSvの方向へ1回行なわれるのみで
ある。一方、第5図aにおいてはSu―Sv間の転
流は120゜の時点を中心として必ず奇数回行なわれ
(第5図aでは5回転流が行なわれる場合を例と
して示した。)、最終的にSvのオン期間へ移行す
る。この奇数回の転流が行なわれる期間(PWM
期間)は120゜の時点を中心に前後30゜ずつ合計60゜
の期間に限定され、それ以上広くなると前記スイ
ツチング素子Sx又はSyのオン期間と重複して直
流短絡となる。他のスイツチング素子間の転流も
同様にして奇数回の転流の後、最終的に次の相へ
移行が完了する。あるひとつのスイツチング素子
に着目するならば、常にオンを継続すべき期間が
最小限60゜あり、その前後に前記PWM期間が最大
限60゜ずつ、合計120゜存在する。一例としてSuに
着目すると、30゜から90゜までの期間が必ずオンを
継続すべき期間であり、この期間中SyとSzが
PWM期間となつている。そして、この期間の前
60゜はSwとPWM期間であり、この期間の後60゜は
SvとのPWM期間である。以上の様なスイツチン
グ素子のオン・オフ制御により第5図bに示すパ
ルス幅変調された出力電圧波形が得られる。
In FIG. 2a, the commutation between Su and Sv is performed only once in the direction from Su to Sv at 120°. On the other hand, in Fig. 5a, the commutation between Su and Sv is always carried out an odd number of times around the point of 120° (Fig. 5a shows the case where 5 rotations are made as an example), and the final automatically transitions to the Sv on period. The period during which this odd number of commutations takes place (PWM
The period) is limited to a period of 60° in total with 30° before and after 120°, and if it becomes wider than that, it overlaps with the ON period of the switching element Sx or Sy, resulting in a DC short circuit. Similarly, commutation between other switching elements is completed after an odd number of commutations, and finally the transition to the next phase is completed. If we focus on one switching element, there is a minimum period of 60 degrees during which it should always remain on, and there are PWM periods of maximum 60 degrees before and after that, for a total of 120 degrees. As an example, if we focus on Su, the period from 30° to 90° is the period in which it must remain on, and during this period, Sy and Sz are
It is in PWM period. And before this period
60° is Sw and PWM period, after this period 60° is
This is the PWM period with Sv. By controlling the switching elements on and off as described above, a pulse width modulated output voltage waveform shown in FIG. 5b is obtained.

次に第6図に本発明を適用する多重インバータ
の一例を示す。多重インバータは前記第1図又は
第3図に示した様な単位インバータを2台以上接
続して出力波形の改善、インバータ容量の拡大を
図つたものである。第6図は第1図に示した単位
インバータ、10,20を2台用いて2重化イン
バータとした例で、出力側のトランス17,27
により電圧を合成して負荷5に供給する。この2
重化インバータを通常の120゜通電方式により運転
した場合の動作波形を第7図に示す。
Next, FIG. 6 shows an example of a multiplex inverter to which the present invention is applied. A multiplex inverter is one in which two or more unit inverters as shown in FIG. 1 or 3 are connected together to improve the output waveform and expand the inverter capacity. Figure 6 shows an example of a duplex inverter using two unit inverters 10 and 20 shown in Figure 1, with transformers 17 and 27 on the output side.
The voltages are synthesized and supplied to the load 5. This 2
Figure 7 shows the operating waveforms when the multiplexed inverter is operated using the normal 120° energization method.

第7図aは前記単位インバータ10を構成する
スイツチング素子Su1,Sv1,Sw1,Sx1,Sr1
Sz1のオン期間を示し、第7図bは前記単位イン
バータ20を構成するスイツチング素子Su2
Sv2,Sw2,Sx2,Sy2,Sz2のオン期間を示す。
両者は30゜の位相差を有し、従つて2台の単位イ
ンバータの出力波形は30゜の位相差をもつている。
単位インバータ間の位相差αは任意に設定可能で
あるが、通常2重化インバータの場合α=30゜に、
3重化インバータの場合α=20゜にすることが多
い。第7図cは前記aの様にオン期間を制御され
た単位インバータ10の出力電圧波形であり、第
7図dは前記bの様にオン期間を制御された単位
インバータ20の出力電圧波形である。第7図e
は前記cおよびdをトランス17,18により単
純に合成した波形であり、これが負荷5に供給さ
れる。第7図eは第2図bに示した単位インバー
タの出力電圧波形に比較すると、一周期中のステ
ツプ数が多く正弦波に近い波形であることがわか
る。接続される単位インバータの台数を増し、多
重化を進めれば出力波形はさらに正弦波に近似さ
れる。しかし、出力波形を改善するために多重化
を進めることはインバータ装置のコスト増加、大
形化につながるという問題点があり、通常2重化
ないし3重化程度で使用される頻度が高い。この
場合、インバータにより電動機負荷を低周波駆動
すると、大きなトルクリツプルが発生し円滑な回
転の妨げとなる、負荷に振動等の機械的な負担が
かかる、発生トルク量が低下する等の不具合があ
つた。
FIG. 7a shows switching elements Su 1 , Sv 1 , Sw 1 , Sx 1 , Sr 1 , which constitute the unit inverter 10.
FIG. 7b shows the on period of Sz 1 , and FIG. 7b shows the switching elements Su 2 ,
The on-periods of Sv 2 , Sw 2 , Sx 2 , Sy 2 , and Sz 2 are shown.
Both have a phase difference of 30 degrees, so the output waveforms of the two unit inverters have a phase difference of 30 degrees.
The phase difference α between unit inverters can be set arbitrarily, but in the case of a duplex inverter, it is usually set to α = 30°,
In the case of a triplex inverter, α is often set to 20°. FIG. 7c shows the output voltage waveform of the unit inverter 10 whose on-period is controlled as shown in a, and FIG. 7d shows the output voltage waveform of the unit inverter 20 whose on-period is controlled as shown in b. be. Figure 7e
is a waveform obtained by simply synthesizing the above c and d using transformers 17 and 18, and this is supplied to the load 5. When compared with the output voltage waveform of the unit inverter shown in FIG. 2b, FIG. 7e shows that the waveform has a large number of steps in one cycle and is close to a sine wave. If the number of connected unit inverters is increased and multiplexing is performed, the output waveform will become more similar to a sine wave. However, promoting multiplexing in order to improve the output waveform has the problem of increasing the cost and increasing the size of the inverter device, and it is usually used in a duplex or triplex configuration. In this case, when the motor load is driven at a low frequency by an inverter, there are problems such as large torque ripples that occur and prevent smooth rotation, mechanical loads such as vibrations being placed on the load, and a decrease in the amount of generated torque. .

本発明の目的はかかる欠点に鑑みて行なつたも
ので、多重インバータに、前記パルス幅変調をと
り入れ、出力波形をより正弦波に近づけることに
より前記欠点を無くする様にした多重化インバー
タの制御方法を提供することにある。
SUMMARY OF THE INVENTION The object of the present invention has been made in view of the above drawbacks, and is a multiplexed inverter control that eliminates the above drawbacks by incorporating the pulse width modulation into the multiplexed inverter and bringing the output waveform closer to a sine wave. The purpose is to provide a method.

第8図に第6図に示した2重化インバータを
PWM制御した場合の例を示す。第8図aは前記
単位インバータ10を構成するスイツチング素子
Su1,Sv1,Sw1,Sx1,Sy1,Sz1のオン期間を示
し、第8図bは前記単位インバータ20を構成す
るスイツチング素子Su2,Sv2,Sw2,Sx2,Sy2
Sz2のオン期間を示す。前述の様に単位インバー
タ10、と20間の位相差αは任意に決定しうる
が、第8図ではα=30゜として説明する。前記ス
イツチング素子Su1からSv1に転流する場合を例
にとると、第8図aにおいてSu1―Sv1間の転流
は120゜の時点を中心として必ず奇数回行なわれ、
最終的にSv1のオン期間へ移行する。前記の様に
この奇数回の転流が行なわれるPWM期間は120゜
の時点を中心に前後30゜ずつ合計60゜の期間可能で
あるが、相互に30゜の位相差αを有して運転され
る2台の単位インバータ10,20のPWM期間
が重複することを避けるためにはPWM期間を
120゜の時点を中心に前後α/2=15゜ずつ合計30゜
の期間に限定する必要がある。あるひとつのスイ
ツチング素子に着目するならば、常にオンを継続
すべき期間が最小限90゜あり、その前後に前記
PWM期間が最大限30゜(=α)ずつ、合計60゜(=
2α)存在する。一例としてSu1に着目すると、15゜
から105゜までの期間が必ずオンを継続すべき期間
であり、この期間中に同一単位インバータ10の
Sy1とSz1、および他方の単位インバータのSw2
Su2又Sy2とSz2のPWM期間が含まれる。この期
間の前30゜(=α)はSw1とPWM期間であり、後
30゜(=α)はSv1とのPWM期間である。以上Su1
に着目して説明したが、他のスイツチング素子に
ついても同様である。これらのスイツチング素子
のオン・オフ制御により単位インバータ10およ
び20に第8図c,dに示すパルス幅変調された
出力電圧波形が得られる。第8図eはc,dの出
力電圧をトランス17,27により単純に合成し
た波形であり、この波形が負荷5に供給される。
実際にはPWM周波数を高くすることにより、出
力波形はより改善される。一例としてPWM周波
数を高くした場合の波形を第9図に示した。第9
図はインバータ出力の一周期中より1/6(=60゜)
を拡大したもので、単位インバータ10のSu1
Sv1および単位インバータ20のSu2とSv22組の
PWM期間が含まれている。第9図c,d,eは
それぞれ単位インバータ10の出力電圧波形、単
位インバータ20の出力電圧波形、全体の出力電
圧波形を示している。動作の詳細は第8図と同一
内容なので省略する。
Figure 8 shows the duplex inverter shown in Figure 6.
An example of PWM control is shown below. FIG. 8a shows switching elements constituting the unit inverter 10.
FIG. 8b shows the ON period of Su 1 , Sv 1 , Sw 1 , Sx 1 , Sy 1 , Sz 1 , and FIG. 8b shows the switching elements Su 2 , Sv 2 , Sw 2 , Sx 2 , Sy 2 ,
Shows the on period of Sz 2 . As mentioned above, the phase difference α between the unit inverters 10 and 20 can be arbitrarily determined, but in FIG. 8, the explanation will be made assuming that α=30°. Taking the case of commutation from the switching element Su 1 to Sv 1 as an example, the commutation between Su 1 and Sv 1 in FIG.
Eventually it will move to the on period of Sv 1 . As mentioned above, the PWM period during which this odd number of commutations is performed can be 30 degrees before and after the 120 degree point, for a total of 60 degrees, but the operation is performed with a phase difference α of 30 degrees. In order to avoid overlapping the PWM periods of the two unit inverters 10 and 20, the PWM periods must be
It is necessary to limit the period to a total of 30° with α/2 = 15° before and after the 120° point. If we focus on a single switching element, there is a minimum period of 90 degrees during which it must remain on at all times, and before and after that, the above-mentioned
Maximum PWM period is 30° (= α), total 60° (=
2α) Exists. As an example, focusing on Su 1 , the period from 15° to 105° is the period in which it must be kept on, and during this period, the same unit inverter 10
Sy 1 and Sz 1 and Sw 2 of the other unit inverter and
Includes Su 2 or Sy 2 and Sz 2 PWM periods. The 30° (=α) before this period is Sw 1 and the PWM period, and the after
30° (=α) is the PWM period with Sv 1 . More than 1
Although the explanation has focused on the above, the same applies to other switching elements. By on/off control of these switching elements, the pulse width modulated output voltage waveforms shown in FIG. 8c and d are obtained from the unit inverters 10 and 20. FIG. 8e shows a waveform obtained by simply combining the output voltages of c and d using transformers 17 and 27, and this waveform is supplied to the load 5.
In fact, by increasing the PWM frequency, the output waveform is further improved. As an example, FIG. 9 shows the waveform when the PWM frequency is increased. 9th
The figure shows 1/6 (=60°) from one cycle of the inverter output.
This is an enlarged version of Su 1 of unit inverter 10 and
Sv 1 and 2 sets of Su 2 and Sv 2 of unit inverter 20
Contains PWM period. 9c, d, and e show the output voltage waveform of the unit inverter 10, the output voltage waveform of the unit inverter 20, and the overall output voltage waveform, respectively. The details of the operation are the same as those in FIG. 8, so they will be omitted.

第10図、第11図、第12図に本発明を適用
可能な多重インバータの異なる例を示す。第10
図において10,20,30は第1図に示す単位
インバータであり、17,27,37はインバー
タ出力電圧を合成するためのトランスである。第
11図および第12図において40,50,60
は第3図に示す単位インバータであり、47,5
7,67はインバータ出力電流を合成するための
トランスである。なお前記の様に第11図、第1
2図の例においては第8図、第9図中の出力電圧
波形を出力電流波形として見れば同様の説明が成
り立つ。
FIGS. 10, 11, and 12 show different examples of multiplex inverters to which the present invention can be applied. 10th
In the figure, 10, 20, and 30 are unit inverters shown in FIG. 1, and 17, 27, and 37 are transformers for synthesizing the inverter output voltages. 40, 50, 60 in Figures 11 and 12
is the unit inverter shown in Fig. 3, and 47,5
7 and 67 are transformers for combining inverter output currents. As mentioned above, Fig. 11 and 1
In the example of FIG. 2, the same explanation holds if the output voltage waveforms in FIGS. 8 and 9 are viewed as output current waveforms.

なお本発明を適用する多重インバータは第6
図、第10図、第11図、第12図に記したもの
に限定しない。インバータ出力側のトランス1
7,27,37,47,57,67の結線により
出力電圧又は電流波形が異なる場合でも本発明は
実施出来、またインバータ出力側にトランスを設
けず、入力側にトランスを設けた場合についても
同様である。
Note that the multiplex inverter to which the present invention is applied is the sixth one.
The present invention is not limited to those shown in FIGS. 10, 11, and 12. Transformer 1 on the inverter output side
The present invention can be carried out even if the output voltage or current waveform differs depending on the wiring of 7, 27, 37, 47, 57, and 67, and the same applies even when a transformer is not provided on the inverter output side but a transformer is provided on the input side. It is.

以上で説明した様に、本発明によれば、多重イ
ンバータの出力波形をさらに良好なものとするた
めパルス幅変調し、極端な低周波で電動機を駆動
する様な場合にもトルクリツプルの少ない円滑な
回転を維持することができる。
As explained above, according to the present invention, pulse width modulation is performed to further improve the output waveform of a multiplex inverter, and even when driving an electric motor at an extremely low frequency, smooth output with less torque ripple can be achieved. rotation can be maintained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は多重インバータの構成要素である単位
インバータの一例、第2図はその動作波形、第3
図は単位インバータの他の一例、第4図はその動
作波形、第5図は第1図の単位インバータによる
PWM動作波形、第6図は本発明を適用する2重
化インバータの一例、第7図は第6図の2重化イ
ンバータを従来の120゜通電動作で運転した時の動
作波形、第8図は本発明を実施した場合の動作波
形、第9図は第8図の拡大図、第10図乃至第1
2図は本発明を適用する多重化インバータの異な
る例である。 1……交流電源、2……位相制御可能な整流
器、3……平滑コンデンサ、4……逆変換器、5
……負荷、6……直流リアクトル、10,20,
30……第1図に示した単位インバータ、40,
50,60……第3図に示した単位インバータ、
17,27,37……インバータ出力電圧合成用
トランス、47,57,67……インバータ出力
電流合成用トランス、Su,Sv,Sw,Sx,Sy,
Sz……逆変換器4を構成するスイツチング素子
又はその素子のオン期間、Su1,Sv1,Sw1
Sx1,Sy1,Sz1……単位インバータ10,40内
の逆変換器4を構成するスイツチング素子又はそ
の素子のオン期間、Su2,Sv2,Sw2,Sx2,Sy2
Sz2……単位インバータ20,50内の逆変換器
4を構成するスイツチング素子又はその素子のオ
ン期間、eu-0,ev-0,ew-0……インバータ出力
電圧、eu1-D,ev1-D,ew1-D……単位インバー
タ10の出力電圧、eu2-0,ev2-0,ew2-0……単
位インバータ20の出力電圧、Su2,Sv3,Sw3
Sx3,Sy3,Sz3……単位インバータ30,60内
の逆変換器4を構成するスイツチング素子又はそ
の素子のオン期間。
Figure 1 shows an example of a unit inverter that is a component of a multiplex inverter, Figure 2 shows its operating waveforms, and Figure 3 shows its operating waveforms.
The figure shows another example of the unit inverter, Figure 4 shows its operating waveform, and Figure 5 shows the unit inverter shown in Figure 1.
PWM operation waveforms, Fig. 6 is an example of a duplex inverter to which the present invention is applied, Fig. 7 is an operation waveform when the duplex inverter of Fig. 6 is operated in the conventional 120° conduction operation, Fig. 8 9 is an enlarged view of FIG. 8, and FIG. 10 to 1 are operating waveforms when the present invention is implemented.
FIG. 2 shows different examples of multiplexed inverters to which the present invention is applied. 1... AC power supply, 2... Phase controllable rectifier, 3... Smoothing capacitor, 4... Inverter, 5
...Load, 6...DC reactor, 10, 20,
30...Unit inverter shown in FIG. 1, 40,
50, 60... Unit inverter shown in Figure 3,
17, 27, 37...Transformer for inverter output voltage synthesis, 47,57,67...Transformer for inverter output current synthesis, Su, Sv, Sw, Sx, Sy,
Sz...Switching element constituting the inverter 4 or on period of the element, Su 1 , Sv 1 , Sw 1 ,
Sx 1 , Sy 1 , Sz 1 ... Switching elements constituting the inverse converter 4 in the unit inverters 10, 40 or on period of the elements, Su 2 , Sv 2 , Sw 2 , Sx 2 , Sy 2 ,
Sz 2 ... Switching element constituting the inverter 4 in the unit inverter 20, 50 or on period of the element, eu -0 , ev -0 , ew -0 ... Inverter output voltage, eu 1- D, ev 1- D, ew 1- D... Output voltage of unit inverter 10, eu 2-0 , ev 2-0 , ew 2-0 ... Output voltage of unit inverter 20, Su 2 , Sv 3 , Sw 3 ,
Sx 3 , Sy 3 , Sz 3 . . . switching elements constituting the inverter 4 in the unit inverters 30, 60, or on-periods of the elements.

Claims (1)

【特許請求の範囲】[Claims] 1 3相ブリツジ接続された120゜通電形のインバ
ータ回路を2組以上n組並列に接続し、各インバ
ータ回路を所定の位相差α゜を有して通電制御する
ようにした多重化インバータにおいて、前記イン
バータ回路内の連続的に通電している或るスイツ
チング素子の連続通電終了時点と、次に連続的に
通電する他のスイツチング素子の連続通電開始時
点との間に、他のスイツチング素子と或るスイツ
チング素子とが交互に通電する期間を設け、この
交互に通電する期間が前記所定の位相差α゜以内と
なるように制御することを特徴とする多重化イン
バータの制御方法。
1. In a multiplexed inverter in which two or more n sets of three-phase bridge-connected 120° energizing type inverter circuits are connected in parallel, each inverter circuit is energized and controlled with a predetermined phase difference α°, Between the end of continuous energization of a certain switching element that is continuously energized in the inverter circuit and the start of continuous energization of another switching element that is continuously energized next, 1. A method for controlling a multiplexed inverter, comprising: providing a period in which the switching elements are alternately energized, and controlling the period in which the alternately energizing element is within the predetermined phase difference α°.
JP10058280A 1980-07-24 1980-07-24 Controlling method of multiplied inverter Granted JPS5728573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10058280A JPS5728573A (en) 1980-07-24 1980-07-24 Controlling method of multiplied inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10058280A JPS5728573A (en) 1980-07-24 1980-07-24 Controlling method of multiplied inverter

Publications (2)

Publication Number Publication Date
JPS5728573A JPS5728573A (en) 1982-02-16
JPS6338951B2 true JPS6338951B2 (en) 1988-08-02

Family

ID=14277875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10058280A Granted JPS5728573A (en) 1980-07-24 1980-07-24 Controlling method of multiplied inverter

Country Status (1)

Country Link
JP (1) JPS5728573A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217708A (en) * 2017-06-30 2019-01-15 意法半导体(图尔)公司 Reversible AC-DC and DC-AC triacs converter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399205A (en) * 1981-11-30 1983-08-16 International Business Machines Corporation Method and apparatus for determining photomask alignment
JPH0757117B2 (en) * 1984-11-29 1995-06-14 神鋼電機株式会社 Permanent magnet synchronous motor drive circuit
JP2543877B2 (en) * 1987-03-30 1996-10-16 株式会社東芝 Power converter
JPS63305759A (en) * 1987-06-08 1988-12-13 Fuji Electric Co Ltd Control of multiplexed current type inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217708A (en) * 2017-06-30 2019-01-15 意法半导体(图尔)公司 Reversible AC-DC and DC-AC triacs converter
CN109217708B (en) * 2017-06-30 2021-11-16 意法半导体(图尔)公司 Reversible AC-DC and DC-AC triac converter

Also Published As

Publication number Publication date
JPS5728573A (en) 1982-02-16

Similar Documents

Publication Publication Date Title
JP5377634B2 (en) Control device for load drive system
JP2006101675A (en) Motor drive device
JPH04121065A (en) Control method for power converter, power converter employing the control method and rolling control system
JPH0815394B2 (en) Connection / control method of multiple coupling inverter device
JPS6338951B2 (en)
JP3584686B2 (en) Voltage source power conversion circuit
JPS62233069A (en) Motor controller
JP3402949B2 (en) Motor start / stop method by motor drive inverter device
JP4690151B2 (en) Power converter
JP2008086107A (en) Motor drive control device
JPS5947559B2 (en) Inverse conversion device for synchronous motor drive
JP3611075B2 (en) Single-phase input 3-phase output power conversion circuit
JPS5917636B2 (en) PWM inverter device
JPH0417036B2 (en)
EP4054069A1 (en) Power conversion device and electric device
JP6462937B1 (en) AC motor drive device
JP7590909B2 (en) AC to DC converter
JPH0527344B2 (en)
JP2008086108A (en) Motor control device
JP2724222B2 (en) Control unit for generator motor
JP3381590B2 (en) Thyristor converter
JPS6361874B2 (en)
JPH0824426B2 (en) Pulse width modulation type inverter device
JP2005198385A (en) Driving device of motor and method of controlling the same
KR20240072488A (en) Ac/dc converter, ac converter