JPS6338951B2 - - Google Patents
Info
- Publication number
- JPS6338951B2 JPS6338951B2 JP55100582A JP10058280A JPS6338951B2 JP S6338951 B2 JPS6338951 B2 JP S6338951B2 JP 55100582 A JP55100582 A JP 55100582A JP 10058280 A JP10058280 A JP 10058280A JP S6338951 B2 JPS6338951 B2 JP S6338951B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- period
- shows
- unit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明はインバータの制御方法にかかり、特に
多重化インバータのパルス幅変調（PWM）方法
に関する。
多重化インバータのパルス幅変調（PWM）方法
に関する。
第１図に本発明を適用する多重化インバータの
構成要素である単位インバータの一例を示す。第
１図において１は交流電源、２は位相制御可能な
整流器、３は電圧を平滑化する平滑コンデンサ、
４はスイツチング素子Su，Sv，Sw，Sx，Sy，
Szにより構成され直流を可変周波数の交流に変
換する逆変換器、５は負荷である。
構成要素である単位インバータの一例を示す。第
１図において１は交流電源、２は位相制御可能な
整流器、３は電圧を平滑化する平滑コンデンサ、
４はスイツチング素子Su，Sv，Sw，Sx，Sy，
Szにより構成され直流を可変周波数の交流に変
換する逆変換器、５は負荷である。
第２図に第１図に示した単位インバータの動作
波形を示す。第２図ａは前記逆変換器４を構成す
るスイツチング素子Su，Sv，Sw，Sx，Sy，Sz
のオン期間を示し、120゜通電の場合を例とした。
第２図ｂは前記単位インバータの各相出力電圧波
形eu-0，ev-0，ew-0を示す。
波形を示す。第２図ａは前記逆変換器４を構成す
るスイツチング素子Su，Sv，Sw，Sx，Sy，Sz
のオン期間を示し、120゜通電の場合を例とした。
第２図ｂは前記単位インバータの各相出力電圧波
形eu-0，ev-0，ew-0を示す。
第３図は本発明を適用する多重化インバータの
構成要素である単位インバータの他の一例を示
す。第３図において１は交流電源、２は位相制御
可能な整流器、６は電流を平滑化する直流リアク
トル、４はスイツチング素子Su，Sv，Sw，Sx，
Sy，Szにより構成され直流を可変周波数の交流
に変換する逆変換器、５は負荷である。
構成要素である単位インバータの他の一例を示
す。第３図において１は交流電源、２は位相制御
可能な整流器、６は電流を平滑化する直流リアク
トル、４はスイツチング素子Su，Sv，Sw，Sx，
Sy，Szにより構成され直流を可変周波数の交流
に変換する逆変換器、５は負荷である。
第４図に第３図に示した単位インバータの動作
波形を示す。第４図ｃは前記逆変換器４を構成す
るスイツチング素子Su，Sv，Sw，Sx，Sy，Sz
のオン期間を示し、第４図ｂは前記単位インバー
タの各相出力電流波形iu，iv，iwを示す。第４図
ｂに示した電流波形iu，iv，iwは第２図ｂに示し
た電圧波形eu-0，ev-0，ew-0と同一であり、電
圧と電流との関係が逆になつたものである。従つ
て、以下は第２図に示した様な電圧波形を例とし
て説明するが、第３図に示した構成をもつ単位イ
ンバータでも電圧波形を電流波形に置きかえるの
みで成り立つ。
波形を示す。第４図ｃは前記逆変換器４を構成す
るスイツチング素子Su，Sv，Sw，Sx，Sy，Sz
のオン期間を示し、第４図ｂは前記単位インバー
タの各相出力電流波形iu，iv，iwを示す。第４図
ｂに示した電流波形iu，iv，iwは第２図ｂに示し
た電圧波形eu-0，ev-0，ew-0と同一であり、電
圧と電流との関係が逆になつたものである。従つ
て、以下は第２図に示した様な電圧波形を例とし
て説明するが、第３図に示した構成をもつ単位イ
ンバータでも電圧波形を電流波形に置きかえるの
みで成り立つ。
第５図は第１図に示した単位インバータを用い
て、逆変換器４を構成するスイツチング素子Su，
Sv，Sw，Sx，Sy，Szのオン期間を制御するこ
とにより出力電圧をパルス幅変調（PWM）する
方法を説明するための図である。第５図ａは前記
逆変換器を構成する６個のスイツチング素子Su，
Sv，Sw，Sx，Sy，Szのオン期間を示す図、第
５図ｂはその場合の出力電圧波形eu-0，ev-0，
ew-0を示す図であり、それぞれインバータ出力
の１周期間（360゜）に相当する。第５図ａにおい
て前記スイツチング素子SuからSvに転流する場
合を例にとり説明をする。
て、逆変換器４を構成するスイツチング素子Su，
Sv，Sw，Sx，Sy，Szのオン期間を制御するこ
とにより出力電圧をパルス幅変調（PWM）する
方法を説明するための図である。第５図ａは前記
逆変換器を構成する６個のスイツチング素子Su，
Sv，Sw，Sx，Sy，Szのオン期間を示す図、第
５図ｂはその場合の出力電圧波形eu-0，ev-0，
ew-0を示す図であり、それぞれインバータ出力
の１周期間（360゜）に相当する。第５図ａにおい
て前記スイツチング素子SuからSvに転流する場
合を例にとり説明をする。
第２図ａにおいてはSu―Sv間の転流は120゜の
時点でSuからSvの方向へ１回行なわれるのみで
ある。一方、第５図ａにおいてはSu―Sv間の転
流は120゜の時点を中心として必ず奇数回行なわれ
（第５図ａでは５回転流が行なわれる場合を例と
して示した。）、最終的にSvのオン期間へ移行す
る。この奇数回の転流が行なわれる期間（PWM
期間）は120゜の時点を中心に前後30゜ずつ合計60゜
の期間に限定され、それ以上広くなると前記スイ
ツチング素子Sx又はSyのオン期間と重複して直
流短絡となる。他のスイツチング素子間の転流も
同様にして奇数回の転流の後、最終的に次の相へ
移行が完了する。あるひとつのスイツチング素子
に着目するならば、常にオンを継続すべき期間が
最小限60゜あり、その前後に前記PWM期間が最大
限60゜ずつ、合計120゜存在する。一例としてSuに
着目すると、30゜から90゜までの期間が必ずオンを
継続すべき期間であり、この期間中SyとSzが
PWM期間となつている。そして、この期間の前
60゜はSwとPWM期間であり、この期間の後60゜は
SvとのPWM期間である。以上の様なスイツチン
グ素子のオン・オフ制御により第５図ｂに示すパ
ルス幅変調された出力電圧波形が得られる。
時点でSuからSvの方向へ１回行なわれるのみで
ある。一方、第５図ａにおいてはSu―Sv間の転
流は120゜の時点を中心として必ず奇数回行なわれ
（第５図ａでは５回転流が行なわれる場合を例と
して示した。）、最終的にSvのオン期間へ移行す
る。この奇数回の転流が行なわれる期間（PWM
期間）は120゜の時点を中心に前後30゜ずつ合計60゜
の期間に限定され、それ以上広くなると前記スイ
ツチング素子Sx又はSyのオン期間と重複して直
流短絡となる。他のスイツチング素子間の転流も
同様にして奇数回の転流の後、最終的に次の相へ
移行が完了する。あるひとつのスイツチング素子
に着目するならば、常にオンを継続すべき期間が
最小限60゜あり、その前後に前記PWM期間が最大
限60゜ずつ、合計120゜存在する。一例としてSuに
着目すると、30゜から90゜までの期間が必ずオンを
継続すべき期間であり、この期間中SyとSzが
PWM期間となつている。そして、この期間の前
60゜はSwとPWM期間であり、この期間の後60゜は
SvとのPWM期間である。以上の様なスイツチン
グ素子のオン・オフ制御により第５図ｂに示すパ
ルス幅変調された出力電圧波形が得られる。
次に第６図に本発明を適用する多重インバータ
の一例を示す。多重インバータは前記第１図又は
第３図に示した様な単位インバータを２台以上接
続して出力波形の改善、インバータ容量の拡大を
図つたものである。第６図は第１図に示した単位
インバータ、１０，２０を２台用いて２重化イン
バータとした例で、出力側のトランス１７，２７
により電圧を合成して負荷５に供給する。この２
重化インバータを通常の120゜通電方式により運転
した場合の動作波形を第７図に示す。
の一例を示す。多重インバータは前記第１図又は
第３図に示した様な単位インバータを２台以上接
続して出力波形の改善、インバータ容量の拡大を
図つたものである。第６図は第１図に示した単位
インバータ、１０，２０を２台用いて２重化イン
バータとした例で、出力側のトランス１７，２７
により電圧を合成して負荷５に供給する。この２
重化インバータを通常の120゜通電方式により運転
した場合の動作波形を第７図に示す。
第７図ａは前記単位インバータ１０を構成する
スイツチング素子Su1，Sv1，Sw1，Sx1，Sr1，
Sz1のオン期間を示し、第７図ｂは前記単位イン
バータ２０を構成するスイツチング素子Su2，
Sv2，Sw2，Sx2，Sy2，Sz2のオン期間を示す。
両者は30゜の位相差を有し、従つて２台の単位イ
ンバータの出力波形は30゜の位相差をもつている。
単位インバータ間の位相差αは任意に設定可能で
あるが、通常２重化インバータの場合α＝30゜に、
３重化インバータの場合α＝20゜にすることが多
い。第７図ｃは前記ａの様にオン期間を制御され
た単位インバータ１０の出力電圧波形であり、第
７図ｄは前記ｂの様にオン期間を制御された単位
インバータ２０の出力電圧波形である。第７図ｅ
は前記ｃおよびｄをトランス１７，１８により単
純に合成した波形であり、これが負荷５に供給さ
れる。第７図ｅは第２図ｂに示した単位インバー
タの出力電圧波形に比較すると、一周期中のステ
ツプ数が多く正弦波に近い波形であることがわか
る。接続される単位インバータの台数を増し、多
重化を進めれば出力波形はさらに正弦波に近似さ
れる。しかし、出力波形を改善するために多重化
を進めることはインバータ装置のコスト増加、大
形化につながるという問題点があり、通常２重化
ないし３重化程度で使用される頻度が高い。この
場合、インバータにより電動機負荷を低周波駆動
すると、大きなトルクリツプルが発生し円滑な回
転の妨げとなる、負荷に振動等の機械的な負担が
かかる、発生トルク量が低下する等の不具合があ
つた。
スイツチング素子Su1，Sv1，Sw1，Sx1，Sr1，
Sz1のオン期間を示し、第７図ｂは前記単位イン
バータ２０を構成するスイツチング素子Su2，
Sv2，Sw2，Sx2，Sy2，Sz2のオン期間を示す。
両者は30゜の位相差を有し、従つて２台の単位イ
ンバータの出力波形は30゜の位相差をもつている。
単位インバータ間の位相差αは任意に設定可能で
あるが、通常２重化インバータの場合α＝30゜に、
３重化インバータの場合α＝20゜にすることが多
い。第７図ｃは前記ａの様にオン期間を制御され
た単位インバータ１０の出力電圧波形であり、第
７図ｄは前記ｂの様にオン期間を制御された単位
インバータ２０の出力電圧波形である。第７図ｅ
は前記ｃおよびｄをトランス１７，１８により単
純に合成した波形であり、これが負荷５に供給さ
れる。第７図ｅは第２図ｂに示した単位インバー
タの出力電圧波形に比較すると、一周期中のステ
ツプ数が多く正弦波に近い波形であることがわか
る。接続される単位インバータの台数を増し、多
重化を進めれば出力波形はさらに正弦波に近似さ
れる。しかし、出力波形を改善するために多重化
を進めることはインバータ装置のコスト増加、大
形化につながるという問題点があり、通常２重化
ないし３重化程度で使用される頻度が高い。この
場合、インバータにより電動機負荷を低周波駆動
すると、大きなトルクリツプルが発生し円滑な回
転の妨げとなる、負荷に振動等の機械的な負担が
かかる、発生トルク量が低下する等の不具合があ
つた。
本発明の目的はかかる欠点に鑑みて行なつたも
ので、多重インバータに、前記パルス幅変調をと
り入れ、出力波形をより正弦波に近づけることに
より前記欠点を無くする様にした多重化インバー
タの制御方法を提供することにある。
ので、多重インバータに、前記パルス幅変調をと
り入れ、出力波形をより正弦波に近づけることに
より前記欠点を無くする様にした多重化インバー
タの制御方法を提供することにある。
第８図に第６図に示した２重化インバータを
PWM制御した場合の例を示す。第８図ａは前記
単位インバータ１０を構成するスイツチング素子
Su1，Sv1，Sw1，Sx1，Sy1，Sz1のオン期間を示
し、第８図ｂは前記単位インバータ２０を構成す
るスイツチング素子Su2，Sv2，Sw2，Sx2，Sy2，
Sz2のオン期間を示す。前述の様に単位インバー
タ１０、と２０間の位相差αは任意に決定しうる
が、第８図ではα＝30゜として説明する。前記ス
イツチング素子Su1からSv1に転流する場合を例
にとると、第８図ａにおいてSu1―Sv1間の転流
は120゜の時点を中心として必ず奇数回行なわれ、
最終的にSv1のオン期間へ移行する。前記の様に
この奇数回の転流が行なわれるPWM期間は120゜
の時点を中心に前後30゜ずつ合計60゜の期間可能で
あるが、相互に30゜の位相差αを有して運転され
る２台の単位インバータ１０，２０のPWM期間
が重複することを避けるためにはPWM期間を
120゜の時点を中心に前後α／２＝15゜ずつ合計30゜
の期間に限定する必要がある。あるひとつのスイ
ツチング素子に着目するならば、常にオンを継続
すべき期間が最小限90゜あり、その前後に前記
PWM期間が最大限30゜（＝α）ずつ、合計60゜（＝
2α）存在する。一例としてSu1に着目すると、15゜
から105゜までの期間が必ずオンを継続すべき期間
であり、この期間中に同一単位インバータ１０の
Sy1とSz1、および他方の単位インバータのSw2と
Su2又Sy2とSz2のPWM期間が含まれる。この期
間の前30゜（＝α）はSw1とPWM期間であり、後
30゜（＝α）はSv1とのPWM期間である。以上Su1
に着目して説明したが、他のスイツチング素子に
ついても同様である。これらのスイツチング素子
のオン・オフ制御により単位インバータ１０およ
び２０に第８図ｃ，ｄに示すパルス幅変調された
出力電圧波形が得られる。第８図ｅはｃ，ｄの出
力電圧をトランス１７，２７により単純に合成し
た波形であり、この波形が負荷５に供給される。
実際にはPWM周波数を高くすることにより、出
力波形はより改善される。一例としてPWM周波
数を高くした場合の波形を第９図に示した。第９
図はインバータ出力の一周期中より1/6（＝60゜）
を拡大したもので、単位インバータ１０のSu1と
Sv1および単位インバータ２０のSu2とSv22組の
PWM期間が含まれている。第９図ｃ，ｄ，ｅは
それぞれ単位インバータ１０の出力電圧波形、単
位インバータ２０の出力電圧波形、全体の出力電
圧波形を示している。動作の詳細は第８図と同一
内容なので省略する。
PWM制御した場合の例を示す。第８図ａは前記
単位インバータ１０を構成するスイツチング素子
Su1，Sv1，Sw1，Sx1，Sy1，Sz1のオン期間を示
し、第８図ｂは前記単位インバータ２０を構成す
るスイツチング素子Su2，Sv2，Sw2，Sx2，Sy2，
Sz2のオン期間を示す。前述の様に単位インバー
タ１０、と２０間の位相差αは任意に決定しうる
が、第８図ではα＝30゜として説明する。前記ス
イツチング素子Su1からSv1に転流する場合を例
にとると、第８図ａにおいてSu1―Sv1間の転流
は120゜の時点を中心として必ず奇数回行なわれ、
最終的にSv1のオン期間へ移行する。前記の様に
この奇数回の転流が行なわれるPWM期間は120゜
の時点を中心に前後30゜ずつ合計60゜の期間可能で
あるが、相互に30゜の位相差αを有して運転され
る２台の単位インバータ１０，２０のPWM期間
が重複することを避けるためにはPWM期間を
120゜の時点を中心に前後α／２＝15゜ずつ合計30゜
の期間に限定する必要がある。あるひとつのスイ
ツチング素子に着目するならば、常にオンを継続
すべき期間が最小限90゜あり、その前後に前記
PWM期間が最大限30゜（＝α）ずつ、合計60゜（＝
2α）存在する。一例としてSu1に着目すると、15゜
から105゜までの期間が必ずオンを継続すべき期間
であり、この期間中に同一単位インバータ１０の
Sy1とSz1、および他方の単位インバータのSw2と
Su2又Sy2とSz2のPWM期間が含まれる。この期
間の前30゜（＝α）はSw1とPWM期間であり、後
30゜（＝α）はSv1とのPWM期間である。以上Su1
に着目して説明したが、他のスイツチング素子に
ついても同様である。これらのスイツチング素子
のオン・オフ制御により単位インバータ１０およ
び２０に第８図ｃ，ｄに示すパルス幅変調された
出力電圧波形が得られる。第８図ｅはｃ，ｄの出
力電圧をトランス１７，２７により単純に合成し
た波形であり、この波形が負荷５に供給される。
実際にはPWM周波数を高くすることにより、出
力波形はより改善される。一例としてPWM周波
数を高くした場合の波形を第９図に示した。第９
図はインバータ出力の一周期中より1/6（＝60゜）
を拡大したもので、単位インバータ１０のSu1と
Sv1および単位インバータ２０のSu2とSv22組の
PWM期間が含まれている。第９図ｃ，ｄ，ｅは
それぞれ単位インバータ１０の出力電圧波形、単
位インバータ２０の出力電圧波形、全体の出力電
圧波形を示している。動作の詳細は第８図と同一
内容なので省略する。
第１０図、第１１図、第１２図に本発明を適用
可能な多重インバータの異なる例を示す。第１０
図において１０，２０，３０は第１図に示す単位
インバータであり、１７，２７，３７はインバー
タ出力電圧を合成するためのトランスである。第
１１図および第１２図において４０，５０，６０
は第３図に示す単位インバータであり、４７，５
７，６７はインバータ出力電流を合成するための
トランスである。なお前記の様に第１１図、第１
２図の例においては第８図、第９図中の出力電圧
波形を出力電流波形として見れば同様の説明が成
り立つ。
可能な多重インバータの異なる例を示す。第１０
図において１０，２０，３０は第１図に示す単位
インバータであり、１７，２７，３７はインバー
タ出力電圧を合成するためのトランスである。第
１１図および第１２図において４０，５０，６０
は第３図に示す単位インバータであり、４７，５
７，６７はインバータ出力電流を合成するための
トランスである。なお前記の様に第１１図、第１
２図の例においては第８図、第９図中の出力電圧
波形を出力電流波形として見れば同様の説明が成
り立つ。
なお本発明を適用する多重インバータは第６
図、第１０図、第１１図、第１２図に記したもの
に限定しない。インバータ出力側のトランス１
７，２７，３７，４７，５７，６７の結線により
出力電圧又は電流波形が異なる場合でも本発明は
実施出来、またインバータ出力側にトランスを設
けず、入力側にトランスを設けた場合についても
同様である。
図、第１０図、第１１図、第１２図に記したもの
に限定しない。インバータ出力側のトランス１
７，２７，３７，４７，５７，６７の結線により
出力電圧又は電流波形が異なる場合でも本発明は
実施出来、またインバータ出力側にトランスを設
けず、入力側にトランスを設けた場合についても
同様である。
以上で説明した様に、本発明によれば、多重イ
ンバータの出力波形をさらに良好なものとするた
めパルス幅変調し、極端な低周波で電動機を駆動
する様な場合にもトルクリツプルの少ない円滑な
回転を維持することができる。
ンバータの出力波形をさらに良好なものとするた
めパルス幅変調し、極端な低周波で電動機を駆動
する様な場合にもトルクリツプルの少ない円滑な
回転を維持することができる。
第１図は多重インバータの構成要素である単位
インバータの一例、第２図はその動作波形、第３
図は単位インバータの他の一例、第４図はその動
作波形、第５図は第１図の単位インバータによる
PWM動作波形、第６図は本発明を適用する２重
化インバータの一例、第７図は第６図の２重化イ
ンバータを従来の120゜通電動作で運転した時の動
作波形、第８図は本発明を実施した場合の動作波
形、第９図は第８図の拡大図、第１０図乃至第１
２図は本発明を適用する多重化インバータの異な
る例である。 １……交流電源、２……位相制御可能な整流
器、３……平滑コンデンサ、４……逆変換器、５
……負荷、６……直流リアクトル、１０，２０，
３０……第１図に示した単位インバータ、４０，
５０，６０……第３図に示した単位インバータ、
１７，２７，３７……インバータ出力電圧合成用
トランス、４７，５７，６７……インバータ出力
電流合成用トランス、Su，Sv，Sw，Sx，Sy，
Sz……逆変換器４を構成するスイツチング素子
又はその素子のオン期間、Su1，Sv1，Sw1，
Sx1，Sy1，Sz1……単位インバータ１０，４０内
の逆変換器４を構成するスイツチング素子又はそ
の素子のオン期間、Su2，Sv2，Sw2，Sx2，Sy2，
Sz2……単位インバータ２０，５０内の逆変換器
４を構成するスイツチング素子又はその素子のオ
ン期間、eu-0，ev-0，ew-0……インバータ出力
電圧、eu1-D，ev1-D，ew1-D……単位インバー
タ１０の出力電圧、eu2-0，ev2-0，ew2-0……単
位インバータ２０の出力電圧、Su2，Sv3，Sw3，
Sx3，Sy3，Sz3……単位インバータ３０，６０内
の逆変換器４を構成するスイツチング素子又はそ
の素子のオン期間。
インバータの一例、第２図はその動作波形、第３
図は単位インバータの他の一例、第４図はその動
作波形、第５図は第１図の単位インバータによる
PWM動作波形、第６図は本発明を適用する２重
化インバータの一例、第７図は第６図の２重化イ
ンバータを従来の120゜通電動作で運転した時の動
作波形、第８図は本発明を実施した場合の動作波
形、第９図は第８図の拡大図、第１０図乃至第１
２図は本発明を適用する多重化インバータの異な
る例である。 １……交流電源、２……位相制御可能な整流
器、３……平滑コンデンサ、４……逆変換器、５
……負荷、６……直流リアクトル、１０，２０，
３０……第１図に示した単位インバータ、４０，
５０，６０……第３図に示した単位インバータ、
１７，２７，３７……インバータ出力電圧合成用
トランス、４７，５７，６７……インバータ出力
電流合成用トランス、Su，Sv，Sw，Sx，Sy，
Sz……逆変換器４を構成するスイツチング素子
又はその素子のオン期間、Su1，Sv1，Sw1，
Sx1，Sy1，Sz1……単位インバータ１０，４０内
の逆変換器４を構成するスイツチング素子又はそ
の素子のオン期間、Su2，Sv2，Sw2，Sx2，Sy2，
Sz2……単位インバータ２０，５０内の逆変換器
４を構成するスイツチング素子又はその素子のオ
ン期間、eu-0，ev-0，ew-0……インバータ出力
電圧、eu1-D，ev1-D，ew1-D……単位インバー
タ１０の出力電圧、eu2-0，ev2-0，ew2-0……単
位インバータ２０の出力電圧、Su2，Sv3，Sw3，
Sx3，Sy3，Sz3……単位インバータ３０，６０内
の逆変換器４を構成するスイツチング素子又はそ
の素子のオン期間。
Claims (1)
- １ ３相ブリツジ接続された120゜通電形のインバ
ータ回路を２組以上ｎ組並列に接続し、各インバ
ータ回路を所定の位相差α゜を有して通電制御する
ようにした多重化インバータにおいて、前記イン
バータ回路内の連続的に通電している或るスイツ
チング素子の連続通電終了時点と、次に連続的に
通電する他のスイツチング素子の連続通電開始時
点との間に、他のスイツチング素子と或るスイツ
チング素子とが交互に通電する期間を設け、この
交互に通電する期間が前記所定の位相差α゜以内と
なるように制御することを特徴とする多重化イン
バータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10058280A JPS5728573A (en) | 1980-07-24 | 1980-07-24 | Controlling method of multiplied inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10058280A JPS5728573A (en) | 1980-07-24 | 1980-07-24 | Controlling method of multiplied inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728573A JPS5728573A (en) | 1982-02-16 |
| JPS6338951B2 true JPS6338951B2 (ja) | 1988-08-02 |
Family
ID=14277875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10058280A Granted JPS5728573A (en) | 1980-07-24 | 1980-07-24 | Controlling method of multiplied inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5728573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109217708A (zh) * | 2017-06-30 | 2019-01-15 | 意法半导体(图尔)公司 | 可逆ac-dc和dc-ac三端双向可控硅开关元件变换器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4399205A (en) * | 1981-11-30 | 1983-08-16 | International Business Machines Corporation | Method and apparatus for determining photomask alignment |
| JPH0757117B2 (ja) * | 1984-11-29 | 1995-06-14 | 神鋼電機株式会社 | 永久磁石同期モ−タ駆動回路 |
| JP2543877B2 (ja) * | 1987-03-30 | 1996-10-16 | 株式会社東芝 | 電力変換装置 |
| JPS63305759A (ja) * | 1987-06-08 | 1988-12-13 | Fuji Electric Co Ltd | 多重化電流形インバ−タの制御方法 |
-
1980
- 1980-07-24 JP JP10058280A patent/JPS5728573A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109217708A (zh) * | 2017-06-30 | 2019-01-15 | 意法半导体(图尔)公司 | 可逆ac-dc和dc-ac三端双向可控硅开关元件变换器 |
| CN109217708B (zh) * | 2017-06-30 | 2021-11-16 | 意法半导体(图尔)公司 | 可逆ac-dc和dc-ac三端双向可控硅开关元件变换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728573A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5377634B2 (ja) | 負荷駆動システムの制御装置 | |
| JP2006101675A (ja) | モータ駆動装置 | |
| JPH04121065A (ja) | 電力変換方法、電力変換装置およびその電力変換装置を用いた圧延システム | |
| JPH0815394B2 (ja) | 多重結合インバータ装置の接続・制御方法 | |
| JPS6338951B2 (ja) | ||
| JP3584686B2 (ja) | 電圧形電力変換回路 | |
| JPS62233069A (ja) | 電動機の制御装置 | |
| JP3402949B2 (ja) | 電動機駆動用インバータ装置による電動機の起動停止方法 | |
| JP4690151B2 (ja) | 電力変換装置 | |
| JP2008086107A (ja) | モータ駆動制御装置 | |
| JPS5947559B2 (ja) | 同期電動機駆動用逆変換装置 | |
| JP3611075B2 (ja) | 単相入力３相出力電力変換回路 | |
| JPS5917636B2 (ja) | Ｐｗｍインバ−タ装置 | |
| JPH0417036B2 (ja) | ||
| EP4054069A1 (en) | Power conversion device and electric device | |
| JP6462937B1 (ja) | 交流モータ駆動装置 | |
| JP7590909B2 (ja) | 交流直流変換装置 | |
| JPH0527344B2 (ja) | ||
| JP2008086108A (ja) | モータ制御装置 | |
| JP2724222B2 (ja) | 発電電動機の制御装置 | |
| JP3381590B2 (ja) | サイリスタ変換装置 | |
| JPS6361874B2 (ja) | ||
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP2005198385A (ja) | モータの駆動装置およびその制御方法 | |
| KR20240072488A (ko) | 교류직류변환장치, 교류변환장치 |