Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6340499B2 - - Google Patents
[go: Go Back, main page]

JPS6340499B2 - - Google Patents

Info

Publication number
JPS6340499B2
JPS6340499B2 JP5392682A JP5392682A JPS6340499B2 JP S6340499 B2 JPS6340499 B2 JP S6340499B2 JP 5392682 A JP5392682 A JP 5392682A JP 5392682 A JP5392682 A JP 5392682A JP S6340499 B2 JPS6340499 B2 JP S6340499B2
Authority
JP
Japan
Prior art keywords
loss
circuit
comparator
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5392682A
Other languages
English (en)
Other versions
JPS58172033A (ja
Inventor
Yoshiji Furuya
Juzo Fukushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5392682A priority Critical patent/JPS58172033A/ja
Publication of JPS58172033A publication Critical patent/JPS58172033A/ja
Publication of JPS6340499B2 publication Critical patent/JPS6340499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明は、エコーサプレツサに関し、特にフル
モードの機能を持つデジタルフルエコーサプレツ
サの改良に関する。
最近のデジタル伝送路の進展および衛星回線の
発展に伴ない、従来から使用されているアナログ
形エコーサプレツサに代えて、デジタル多重化ラ
インに挿入される共通制御形のデジタルエコーサ
プレツサが採用され、小形化、高性能化が経済的
に達成されるようになつた。エコーサプレツサ
は、長距離回線の両端に置かれ、互に相手側の通
話信号により動作する差動型のハーフエコーサプ
レツサが一般的に使用される。しかし、ハーフエ
コーサプレツサは両端末にそれぞれ設置する必要
があるため設備費が大である。そこで、国内長距
離回線などでは、便宜的に片側の端末にハーフエ
コーサプレツサを背中合わせに2台設置したいわ
ゆるフルエコーサプレツサを使う場合がある。
第1図は、従来のフルエコーサプレツサの構成
の一例を示すブロツク図であり、送話抑圧スイツ
チS1および受話損失スイツチS2を制御回路C1
よつて制御するハーフエコーサプレツサが背中合
わせに2組接続されている。そして、図中左側に
は電話端末が接続され、図中右側には長距離伝送
路を介して相手側端末が接続されている。便宜上
図中左側を近端、図中右側を遠端ということにす
る。送話抑圧スイツチS1が開いたときの送話損失
は50db程度、受話損失スイツチS2が開いたとき
の受話損失は6db程度の一定損失または受信レベ
ルに依存する非直線損失である。送話抑圧スイツ
チS1は通常開かれ、受信損失スイツチS2は通常閉
じられている。近端から送話されたときは、近端
側に接続された方のハーフエコーサプレツサの制
御回路C1でこれを検出して送話抑圧スイツチS1
を閉じ、受話損失スイツチS2を開くことにより遠
端からの反響信号に受話損失を与えることにより
反響を軽減する。送話の有無は、送話抑圧スイツ
チS1の近端側の入力と、受話損失スイツチS2の遠
端側入力のレベルを比較することにより行なう。
そして、送話が無くなつてから所定の残留時間
(通常40〜75ms)を経過したのちに抑圧スイツチ
S1を開き受話損失スイツチS2を閉じて受話状態と
なる。背中合わせに接続された他方のハーフエコ
ーサプレツサは、送話信号を受話信号とみなし、
受話信号を送話信号とみなして上述と同様の動作
を行なう。
従つて、近端話者が話したとき、近端側のハー
フエコーサプレツサは、送話状態(スイツチS1
閉じスイツチS2を開く)となり、遠端側のハーフ
エコーサプレツサは受信状態(スイツチS2を閉じ
スイツチS1を開く)となる。そして、話し終ると
所定の残留時間(40〜75ms)の後に、近端側の
エコーサプレツサは受信状態になつてS2を閉じ、
遠端側のハーフエコーサプレツサは送話状態とな
つてスイツチS1を閉じる。このため、上記所定の
残留時間を超える遅延が遠端側に存在する場合
は、この残留時間後に受話側に到達するエコーは
遠端側ハーフエコーサプレツサのスイツチS1で抑
圧することができなくなるという欠点がある。こ
の欠点を防ぐために抑圧残留時間を長くすること
が考えられるが、残留時間を長くすると、抑圧損
失の付加されている時間が長くなるために、遠端
側話者が近端話者の話し中にスムースに割込むこ
とが困難となる。また、遠端側話者が先に話を
し、近端話者が次に話し始めるときも同様に抑圧
スイツチが動作しているため割り込みにくくな
る。すなわち双方の円滑な通話が困難となるから
採用できない。
従つて、従来上述のようなフルエコーサプレツ
サの使用は、比較的遅延時間の短い回線に限定さ
れるのが普通である。上述の欠点は、アナログ
形、デジタル形を問わず同様である。また、頻繁
に起るスイツチ動作により通話品質が劣化すると
いう欠点がある。
本発明の目的は、上述の従来の欠点を解決し、
上記適用制限を受けることなく長距離回線に適用
することが可能で、しかも、経済的なデジタルフ
ルエコーサプレツサを提供することにある。
本発明のエコーサプレツサは、送話側伝送路お
よび受話側伝送路にそれぞれ挿入された制御損失
回路と、送信信号の瞬時レベルと受信信号のピー
クレベルとをしきい値と比較する第1の比較器
と、送信信号のピークレベルと受信信号の瞬時レ
ベルとをしきい値と比較する第2の比較器と、前
記第1の比較器および第2の比較器の出力に基づ
いて前記制御損失回路の損失を所定の動作および
残留時間によつて制御する制御回路とを備えたデ
ジタルフルエコーサプレツサにおいて、 送信信号のピークレベルを遅延して検出するピ
ーク遅延検出手段と、このピーク遅延検出手段の
出力を制御して前記第2の比較器に与える第1の
可変損失回路と、受信信号のピークレベルに損失
を与え前記第1の比較器に与える第2の可変損失
回路とを備え、前記第1と第2の可変損失回路の
損失は前記制御回路によつて可変に制御されるこ
とを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
第2図は、本発明の一実施例を示すブロツク図
である。すなわち、近端側PCM伝送路から入力
したバイポーラデジタル多重送信々号は、バイポ
ーラ/ユニポーラ変換回路(B/U変換回路)1
によつてユニポーラ信号に変換され、シリアル/
パラレル変換(S/P変換)回路5によつてパラ
レル信号に変換され制御損失回路7を通して送話
抑圧損失もしくは受話損失が与えられて、又は無
損失でパラレル/シリアル変換回路9に入力さ
せ、ここでシリアル信号に変換され、U/B変換
回路11で再びバイポーラ信号に変換されて遠端
側へ送出される。上述の受話損失は6dB程度の一
定損失または受信レベルに依存する非直線損失で
あり、送話抑圧損失は50dB程度である。遠端側
から受信されたバイポーラ信号は、同様にB/U
変換回路2,S/P変換回路6、制御損失回路
8、P/S変換回路10、U/B変換回路12を
通つて近端側へ送出される。上記B/U変換回路
1の出力からタイミング再生同期回路(SYNC)
3に入力させ、SYNC3では同期クロツクの再
生、フレーム同期検出および後述のエコーサプレ
ツサの時分割多重処理を行なうための各種クロツ
ク、アドレス信号などの生成を行なう。SYNC4
は、B/U変換回路2の出力信号により同様な動
作を行なう。前記S/P変換回路5の出力信号は
バツフアメモリ(BUFF)13に入力させて、遠
端側からの受信々号の同一チヤネルとタイミング
を合わせて第1の比較器14の一方に入力させ
る。遠端からの受信々号は、S/P変換回路6か
ら受信ピークホールド回路(PEAK)18へ入力
させ、第2の可変損失回路19を通して前記第1
の比較器14の他方に入力させる。ピークホール
ド回路18は、受話信号の所定の時間窓内の最大
値を保持する回路である。第2の可変損失回路1
9は、制御回路23の制御により0db又は6db程
度の損失を与える回路である。第1の比較器14
は、送信々号の瞬時値と前記第2の可変損失回路
19の出力値およびしきい値Tyとの比較を行な
う。しきい値Tyは、送話感度しきい値発生回路
20から与えられている。一方、受信々号の瞬時
値はS/P変換回路6の出力から第2の比較器1
7に入力させる。第2の比較器17の他方の入力
には、前記バツフア13の出力値を可変遅延回路
VDで遅延させ、該遅延回路VDの出力値の所定
の時間窓内の最大値を保持するピークホールド回
路(PEAK)15の出力を第1の可変損失回路1
6を通して入力させている。可変遅延回路VDの
遅延時間は、ほぼ伝送路の片道遅延量Dの2倍
(2D)程度に設定されている。本実施例では可変
遅延回路VDとピークホールド回路15でピーク
遅延検出手段を構成している。第2の比較器17
は受話側信号の瞬時値と前記第1の可変損失回路
16の出力値およびしきい値発生回路21から与
えられるしきい値TZとを比較する。第1の比較
器14および第2の比較器17の出力は制御回路
23に入力させる。制御回路23は、比較回路1
4,17の出力により後述する送話側レベルと受
話側レベルとの関係により決定される動作モード
に従つて、適当な動作時間および残留時間が与え
られたのち、前記制御損失回路7および8の損失
を制御し、かつ、第1および第2の可変損失回路
16および19の損失を可変する。
次に、本実施例の動作について説明する。第3
図は、遠端側話者の通話レベルと近端側話者の通
話レベルとの関係で定まる動作領域を示す図であ
り、横軸は遠端側話者からの受信レベルLRを、
縦軸は近端側話者からの送話レベルLSを示す。近
端側レベルLSがしきい値発生回路20のしきい値
Tyより小で、かつ、遠端側レベルLRがしきい値
発生回路21のしきい値TZより小である領域X
は無通話状態である。送話側のみに通話がある場
合は、Y領域であり、比較器14および17の出
力により、制御回路23は、(送話側の)制御損
失回路7の抑圧損失および受話損失を0とし、
(受話側の)制御損失回路8は、抑圧損失が挿入
されて受話損失は0に制御される。そして、可変
損失回路19および16は0dbとする。逆に、受
話信号のみがある場合は、Z領域であり、制御損
失回路7に抑圧損失を与え、制御損失回路8は、
抑圧損失および受話損失共に0に制御され、可変
損失回路19,16の損失は0dbとする。すなわ
ち、送話側レベルが受話側レベルよりもしきい値
以上大きい領域Yでは送話側損失が0に受話側の
抑圧損失が50db程度とされ、逆の場合(領域Z)
では送話側に抑圧損失が挿入され受話側の損失は
0となる。
ところで、バツフア13とピークホールド回路
15との間には可変遅延回路VDが挿入されてい
るから、第2の比較器17は、該遅延時間(約
2D)だけ遅れた送話信号と受話信号のレベル比
較をすることになる。従つて、送話が開始された
ときは遅延時間2Dだけ遅れて、反射信号の到着
直前(近端遅延に相当する時間相当前)に第2の
比較器17のレベル比較により制御損失回路8の
抑圧スイツチが開き、エコーが近端話者に戻るの
を防止する。そして、送話が終つたときは、該送
話信号が約2Dの遅延時間だけ遅れてピーク検出
された送話レベルと、前記送話信号が遠端側端末
まで遅延時間Dで伝送し相手端末で通常の端末部
分での近端遅延量aだけ遅れたエコー成分が再び
遅延時間Dだけ遅れた反響信号(遅延時間2D+
a)とが第2の比較器17で比較される。今、制
御回路23は第2の比較器17が受話状態と判断
したのち、通常の近端遅延時間aに相当する残留
時間a′(40〜74ms)の期間は、制御損失回路8の
抑圧スイツチを開き続けているから、前記反響信
号を抑圧することが可能である。上記残留時間
a′の設定は、通常の近端遅延量aを考慮してされ
ばよく、特に長い残留時間の設定は必要でない。
しかし、実質的には2D+a′の残留時間が付与さ
れることになる。伝播時間の長い回線に適用する
ときは、単に可変遅延回路VDの遅延時間を適用
伝送路の伝送遅延時の2倍程度に設定するだけで
足りる。なおこの設定時間は大略で足り、高精度
は必要とされない。また該可変遅延回路は、LSI
技術の急速な進歩により、大容量メモリなど大幅
にコストダウンされているものを使用することが
可能であり、数百ミリセカンドの遅延回路でも少
ない部品数で安価に実現可能である。
送、受話側から同時通話があつた場合は、W領
域であり、制御損失回路7および8は共に受話損
失(約6dB)が挿入された状態となる。同時通話
の状態は、送、受信号のレベル差がしきい値レベ
ル以内であることによつておよび第2の比較器1
4,17によつて検出される。
しかし、今、例えば送話状態(Y領域)から受
話状態のZ領域に移行する場合は、送、受レベル
が同程度となつてW領域になつたとき第2の損失
回路19に約6dBの損失を与えることにより、第
1の比較器14が送話レベルより受話レベルが高
いと判断するのは、第3図に示したヒステリシス
領域VRを通り過ぎた後である。この場合制御回
路23は上記領域VRでは両方向通話と判断し、
制御損失回路7および8双方の受話損失を6dbと
し抑圧損失を0とする。すなわち、前記領域Wの
ときと同じ制御である。そして、上記領域VR
通りすぎたとき第1の比較器14が受話状態と判
断し、制御回路23は第1および第2の比較器出
力を参照してZ領域の制御をする。すなわち、制
御損失回路8の抑圧損失および受話損失を0と
し、制御損失回路7の抑圧損失を挿入する。同時
に第2の可変損失回路19の損失を0に戻す。し
かし、第2の比較器17の判断は、送話信号がな
くなつてから遅延時間2Dだけ遅れるから、この
間に制御損失回路8の抑圧損失が0にされること
はない。
逆に受話状態の領域Zから送話状態の領域Yへ
移行するときは、上記領域VRの状態では、比較
回路14,17共に受話信号が大であると判断し
ているから、当然制御は受話状態のままである。
そして、領域Wで比較回路14,17が両方向通
話と判断し、制御回路23は、制御損失回路7お
よび8の受話損失を挿入し、制御損失回路7の抑
圧損失を0とする。同時に第1の可変損失回路1
6の損失を約6dbとする。そして、領域VSにおい
ては、第1の可変損失回路16の約6dbの損失に
より第2の比較器17は未だ受話信号の方が大き
いと判断している。この状態で制御回路23は両
方向通話時と同じ制御を行なう。そして、領域
VSを通り過ぎて領域Yに入り、送話信号レベル
が大になると、送話状態と判断し、制御損失回路
7の抑圧損失、受話損失共に0とし、制御損失回
路8の受話損失を0とし抑圧損失を挿入する。同
時に第1の可変損失回路16を0とする。上記領
域VS,VRをヒステリシス領域と呼び、これを設
けることにより、エコーサプレツサの動作を安定
にし、通話の交代をスムースに行なうことが可能
となる。
上述の実施例は、可変遅延回路VDをバツフア
13とピークホールド回路15との間に挿入した
が、ピークホールド回路15の出力を実質的に遅
延させるために、ピークホールド回路15の後に
置いても同様な効果が得られることは勿論であ
る。また、バツフアメモリ13は、受信側のパラ
レル/シリアル変換回路6の後において、受信々
号を送信側の同一チヤネルのタイミングに合わせ
て出力させるようにしてもよい。
以上のように、本発明においては、送信々号の
ピークレベルを遅延して検出するピーク遅延検出
手段を設け、送信々号をほぼ長距離伝送路回線の
往復伝播時間だけ遅延させた信号のレベルと受
信々号レベルとを比較して送話状態か受信状態か
を判定するように構成したから、伝播時間の長い
衛星回線等に使用した場合においても反響信号を
抑圧することが可能である。またそのために抑圧
残留時間を特に長く設定する必要はないから、通
話の割り込みがスムースに行なえるという効果が
ある。また、ヒステリシス領域を設けて、通話交
代時における動作モードを双方向通和状態と同様
な領域を介して切替えるように構成すれば、動作
を安定にし、かつ、通話交代をスムースに行なう
ことができる効果がある。
【図面の簡単な説明】
第1図は従来のフルエコーサプレツサの一例を
示すブロツク図、第2図は本発明の一実施例を示
すブロツク図、第3図は上記実施例の動作を説明
するための動作領域図である。 図において、1,2……バイポーラ/ユニポー
ラ、信号変換回路、3,4……タイミング再生同
期回路、5,6……シリアル/パラレル変換回
路、7,8……制御損失回路、9,10……パラ
レル/シリアル変換回路、11,12……ユニポ
ーラ/バイポーラ変換回路、13……バツフアメ
モリ、14,17……比較器、15,18……ピ
ークホールド回路、16,19……可変損失回
路、20,21……しきい値発生回路、23……
制御回路、VD……可変遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 送話側伝送路および受話側伝送路にそれぞれ
    挿入された制御損失回路7,8と、 送信信号の瞬時レベルと受信信号のピークレベ
    ルとをしきい値と比較する第1の比較器14と、 送信信号のピークレベルと受信信号の瞬時レベ
    ルとをしきい値と比較する第2の比較器17と、 前記第1の比較器および第2の比較器の出力に
    基づいて前記制御損失回路の損失を所定の動作お
    よび残留時間によつて制御する制御回路23と を備えたデジタルフルエコーサプレツサにおい
    て、 送信信号のピークレベルを遅延して検出するピ
    ーク遅延検出手段VD、15と、 このピーク遅延検出手段の出力を制御して前記
    第2の比較器に与える第1の可変損失回路16
    と、 受信信号のピークレベルに損失を与え前記第1
    の比較器に与える第2の可変損失回路19とを備
    え、 前記第1と第2の可変損失回路の損失は前記制
    御回路によつて可変に制御される ことを特徴とするデジタルフルエコーサプレツ
    サ。
JP5392682A 1982-04-02 1982-04-02 デジタルフルエコ−サプレツサ Granted JPS58172033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5392682A JPS58172033A (ja) 1982-04-02 1982-04-02 デジタルフルエコ−サプレツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5392682A JPS58172033A (ja) 1982-04-02 1982-04-02 デジタルフルエコ−サプレツサ

Publications (2)

Publication Number Publication Date
JPS58172033A JPS58172033A (ja) 1983-10-08
JPS6340499B2 true JPS6340499B2 (ja) 1988-08-11

Family

ID=12956322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5392682A Granted JPS58172033A (ja) 1982-04-02 1982-04-02 デジタルフルエコ−サプレツサ

Country Status (1)

Country Link
JP (1) JPS58172033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0568622U (ja) * 1992-02-25 1993-09-17 河西工業株式会社 射出成形品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0568622U (ja) * 1992-02-25 1993-09-17 河西工業株式会社 射出成形品

Also Published As

Publication number Publication date
JPS58172033A (ja) 1983-10-08

Similar Documents

Publication Publication Date Title
EP0204718B1 (en) Full duplex speakerphone for radio and landline telephones
US6044068A (en) Silence-improved echo canceller
US4360712A (en) Double talk detector for echo cancellers
KR100559752B1 (ko) 에코제거기시스템및에코제거기시스템의동작방법
JPS61127234A (ja) エコ−・キヤンセラの制御方式
US6243462B1 (en) Echo canceller and method of controlling the same
US4215252A (en) Video teleconference audio echo control unit
CA2282362C (en) A system and method for providing high terminal coupling loss in a handsfree terminal
US4192979A (en) Apparatus for controlling echo in communication systems utilizing a voice-activated switch
JP2000209135A (ja) エコ―キャンセラ
JPS6340499B2 (ja)
US3992594A (en) Echo suppressor break-in circuitry
US6839427B2 (en) Method and apparatus for echo canceller automatic gain control
US3725612A (en) Echo suppressor break-in circuit
GB2109208A (en) Improvements in or relating to interference cancellers
JP3248551B2 (ja) 反響消去装置
JPS6051820B2 (ja) デイジタル音声插入方式
US6795550B1 (en) Echo canceller
JPS6331143B2 (ja)
JPS6218836A (ja) ハウリング抑圧回路
JPH0612911B2 (ja) 会議通話装置の音響廻り込み信号抑圧回路
KR100233459B1 (ko) 반향 제거장치 및 방법
EP0910175A1 (en) Two-way echo suppressor
JPS6288444A (ja) エコ−キヤンセラ制御方式
JPS58138131A (ja) デジタル多重エコ−サプレツサ