Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6340870B2 - - Google Patents
[go: Go Back, main page]

JPS6340870B2 - - Google Patents

Info

Publication number
JPS6340870B2
JPS6340870B2 JP10701081A JP10701081A JPS6340870B2 JP S6340870 B2 JPS6340870 B2 JP S6340870B2 JP 10701081 A JP10701081 A JP 10701081A JP 10701081 A JP10701081 A JP 10701081A JP S6340870 B2 JPS6340870 B2 JP S6340870B2
Authority
JP
Japan
Prior art keywords
gas
polycrystalline
etching
etching method
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10701081A
Other languages
Japanese (ja)
Other versions
JPS589983A (en
Inventor
Kazunori Imai
Shinichi Nagai
Toyokazu Nagano
Toshuki Chiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10701081A priority Critical patent/JPS589983A/en
Publication of JPS589983A publication Critical patent/JPS589983A/en
Publication of JPS6340870B2 publication Critical patent/JPS6340870B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、多結晶シリコンの加工を行なうドラ
イエツチング法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dry etching method for processing polycrystalline silicon.

従来、半導体製品のゲート材料として多用され
ている多結晶シリコンの加工方法として、ガスプ
ラズマとシリコンSiとの化学反応を応用したドラ
イエツチング法が用いられている。この場合、エ
ツチングに使用するガスとしては、CF4(フレオ
ン14)またはCF4に酸素を加えたものが一般的で
ある。
Conventionally, as a method for processing polycrystalline silicon, which is often used as a gate material for semiconductor products, a dry etching method that applies a chemical reaction between gas plasma and silicon Si has been used. In this case, the gas used for etching is generally CF 4 (Freon 14) or a mixture of CF 4 and oxygen.

第1図は、従来用いられているこの種のドライ
エツチング法により加工中のSiを示す断面図であ
る。同図において、Si基板1の主表面上に酸化膜
2が形成され、その上に多結晶Si層3が形成され
ている。そしてこの多結晶Si層3の上にホトレジ
スト4が設けられ、これをエツチングマスクとし
てCF4ガスプラズマによるエツチングが行なわれ
る。
FIG. 1 is a sectional view showing Si being processed by this type of conventional dry etching method. In the figure, an oxide film 2 is formed on the main surface of a Si substrate 1, and a polycrystalline Si layer 3 is formed thereon. A photoresist 4 is provided on this polycrystalline Si layer 3, and etching is performed using CF 4 gas plasma using this as an etching mask.

この場合、エツチングはCF4ガスプラズマ中に
発生するフツ素のラジカル粒子と多結晶Si層3の
Siとが化学的に反応し、揮発性のSiF4が生成する
ことによつて進行する。このため当該エツチング
は縦方向、横方向共に等しい速さで進行する等方
性エツチングとなり、加工後の多結晶Si層3は、
第1図に示すようにホトレジスト4の寸法(即ち
所望の寸法)よりも細くなる。特に、実際のウエ
ハのエツチングにおいては、確実を期すために多
結晶Si層3の下地の酸化膜2が露出すると考えら
れる時点より更に何秒かのオーバーエツチを行な
うため、サイドエツチ量、即ちホトレジスト寸法
と多結晶Siの加工寸法との差はますます大きくな
る。第2図に、オーバーエツチ時間とサイドエツ
チ量との関係の一例を示す。同図に明らかなよう
にオーバーエツチ時間が10秒増加するとサイドエ
ツチ量は0.3〜0.4μm増加し、その分、多結晶Si
層3の加工寸法が減少する。現在、この多結晶Si
層3の加工寸法としては2μmが要求されるよう
になつているが、サイドエツチ量が大きいために
CF4を用いた従来のドライエツチング法による実
現は困難であつた。
In this case, etching is caused by fluorine radical particles generated in CF 4 gas plasma and polycrystalline Si layer 3.
The process proceeds by chemically reacting with Si to produce volatile SiF 4 . Therefore, the etching is isotropic etching that progresses at the same speed in both the vertical and horizontal directions, and the polycrystalline Si layer 3 after processing is
As shown in FIG. 1, it becomes thinner than the dimension of the photoresist 4 (that is, the desired dimension). In particular, in actual etching of a wafer, in order to ensure accuracy, over-etching is performed for several seconds beyond the point at which the underlying oxide film 2 of the polycrystalline Si layer 3 is thought to be exposed. The difference between the processing dimensions of polycrystalline silicon and the processing dimensions of polycrystalline silicon becomes increasingly large. FIG. 2 shows an example of the relationship between over-etch time and side-etch amount. As is clear from the figure, when the overetch time increases by 10 seconds, the side etching amount increases by 0.3 to 0.4 μm, and the polycrystalline Si
The processing dimensions of layer 3 are reduced. Currently, this polycrystalline Si
Layer 3 is now required to have a processing dimension of 2 μm, but due to the large amount of side etching,
It has been difficult to achieve this by the conventional dry etching method using CF 4 .

本発明は以上のような状況に鑑みてなされたも
のであり、その目的は、線幅2μm程度の多結晶Si
を加工することが可能な、サイドエツチ量の少な
い安定したドライエツチング法を提供することに
ある。
The present invention was made in view of the above circumstances, and its purpose is to fabricate polycrystalline silicon with a line width of approximately 2 μm.
The object of the present invention is to provide a stable dry etching method with a small amount of side etching, which allows processing of.

このような目的を達成するために、本発明によ
るドライエツチング法は、C2ClF5ガスプラズマ
を使用するものである。以下、実施例を用いて本
発明によるドライエツチング法を詳細に説明す
る。
To achieve this purpose, the dry etching method according to the present invention uses C 2 ClF 5 gas plasma. Hereinafter, the dry etching method according to the present invention will be explained in detail using Examples.

第3図は、本発明によるドライエツチング法に
使用するエツチング装置を示す内部構成図であ
る。同図において、チヤンバ11の内部に上部電
極12および下部電極13からなる平行平板電極
が設けてあり、両電極間に高周波電源14が接続
してある。下部電極13はウエハ載置台を兼ね
る。チヤンバ11には更に、ガス導入口15およ
び排気口16が設けてあり、それぞれ図示しない
ガス供給源および真空排気装置が設けてある。
FIG. 3 is an internal configuration diagram showing an etching apparatus used in the dry etching method according to the present invention. In the figure, parallel plate electrodes consisting of an upper electrode 12 and a lower electrode 13 are provided inside a chamber 11, and a high frequency power source 14 is connected between the two electrodes. The lower electrode 13 also serves as a wafer mounting table. The chamber 11 is further provided with a gas inlet 15 and an exhaust port 16, each of which is provided with a gas supply source and a vacuum exhaust device (not shown).

上記構成を有するエツチング装置を用いて本発
明によるドライエツチング法を行なう場合、先ず
下部電極13の上に被エツチング物としてのウエ
ハ17を載置し、真空排気装置を作動させてチヤ
ンバ11の内部を排気する。次いで、ガス導入口
15からC2ClF5ガスを導入し、かつ上部電極1
2と下部電極13との間に高周波電圧を印加し、
チヤンバ11の内部の両電極間空間に高周波電界
を発生させる。この場合、高周波出力、ガス圧
力、ガス流量等はそれぞれ適正な値に制御してお
く。
When performing the dry etching method according to the present invention using the etching apparatus having the above configuration, first, the wafer 17 as the object to be etched is placed on the lower electrode 13, and the inside of the chamber 11 is removed by operating the vacuum evacuation apparatus. Exhaust. Next, C 2 ClF 5 gas is introduced from the gas inlet 15 and the upper electrode 1
Applying a high frequency voltage between 2 and the lower electrode 13,
A high frequency electric field is generated in the space between both electrodes inside the chamber 11. In this case, the high frequency output, gas pressure, gas flow rate, etc. are controlled to appropriate values.

導入されたC2ClF5ガスは、前記高周波電界に
よつてプラズマ化し、ウエハ17のエツチングが
行なわれる。その際の化学反応により生成したガ
スおよび余分のC2ClF5ガス等は排気口16から
排出される。
The introduced C 2 ClF 5 gas is turned into plasma by the high frequency electric field, and the wafer 17 is etched. Gas generated by the chemical reaction at that time, excess C 2 ClF 5 gas, etc. are exhausted from the exhaust port 16 .

このようにしてエツチングを行なつた多結晶Si
の加工形状を第4図に示す。同図に明らかなよう
に、C2ClF5を用いた場合には、縦方向のエツチ
ング速度が横方向のエツチング速度に比べて非常
に大きくなるため、ホトレジスト4に対する多結
晶Si層3の寸法の細りは極くわずかとなる。
Polycrystalline Si etched in this way
Figure 4 shows the machined shape. As is clear from the figure, when C 2 ClF 5 is used, the vertical etching rate is much higher than the horizontal etching rate, so the dimensions of the polycrystalline Si layer 3 relative to the photoresist 4 are The thinning will be extremely small.

第5図に、C2ClF5ガスを使用した時のオーバ
ーエツチ時間とサイドエツチ量との関係を示す。
従来のCF4やCF4と酸素との混合ガスを用いた場
合には、多結晶Siの寸法細りが第2図に示すよう
にオーバーエツチ時間0秒で既に0.7μmと大き
く、またその後のオーバーエツチに対するサイド
エツチ量の増加率も大きかつた。これに対し、
C2ClF5を用いた場合には、第5図に示すように
オーバーエツチ0秒での多結晶Siの細りが0.2μm
と小さく、またその後のオーバーエツチに対する
サイドエツチ量の増加率も、10秒オーバーエツチ
して0.1μmと極めて小さいため、従来不可能であ
つた線幅2μmの多結晶Siの加工が十分に行なえ
る。
FIG. 5 shows the relationship between over-etch time and side-etch amount when using C 2 ClF 5 gas.
When conventional CF 4 or a mixed gas of CF 4 and oxygen is used, the dimensional thinning of polycrystalline Si is already as large as 0.7 μm at an overetch time of 0 seconds, as shown in Fig. The rate of increase in the amount of side etching relative to etching was also large. In contrast,
When using C 2 ClF 5 , as shown in Figure 5, the thinning of polycrystalline Si at 0 seconds of overetching is 0.2 μm.
Moreover, the increase rate of the side etching amount with respect to subsequent overetching is extremely small, 0.1 μm after 10 seconds of overetching, so it is possible to process polycrystalline Si with a line width of 2 μm, which was previously impossible.

以上説明したように、本発明によるドライエツ
チング法によれば、エツチングガスとして
C2ClF5ガスを用いてプラズマエツチングを行な
うことにより、サイドエツチ量を小さくすること
ができるため、多結晶Siの線幅2μm程度の微細加
工が可能になるという優れた効果を有する。
As explained above, according to the dry etching method of the present invention, the etching gas is
By performing plasma etching using C 2 ClF 5 gas, the amount of side etching can be reduced, which has the excellent effect of enabling fine processing of polycrystalline Si with a line width of about 2 μm.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のドライエツチング法によりエツ
チングした多結晶Siの加工形状を示す断面図、第
2図は従来のドライエツチング法におけるオーバ
ーエツチ時間とサイドエツチ量との関係を示すグ
ラフ、第3図は本発明によるドライエツチング法
に使用するエツチング装置を示す内部構成図、第
4図は本発明によるドライエツチング法によりエ
ツチングした多結晶Siの加工形状を示す断面図、
第5図は本発明によるドライエツチング法におけ
るオーバーエツチ時間とサイドエツチ量との関係
を示すグラフである。 3……多結晶Si層、4……ホトレジスト、11
……チヤンバ、12……上部電極、13……下部
電極、14……高周波電源、15……ガス導入
口、16……排気口、17……ウエハ。
Fig. 1 is a cross-sectional view showing the processed shape of polycrystalline Si etched by a conventional dry etching method, Fig. 2 is a graph showing the relationship between overetching time and side etching amount in a conventional dry etching method, and Fig. 3 is a graph showing the relationship between overetching time and side etching amount in a conventional dry etching method. FIG. 4 is a cross-sectional view showing the processed shape of polycrystalline Si etched by the dry etching method according to the present invention;
FIG. 5 is a graph showing the relationship between overetch time and side etching amount in the dry etching method according to the present invention. 3... Polycrystalline Si layer, 4... Photoresist, 11
... Chamber, 12 ... Upper electrode, 13 ... Lower electrode, 14 ... High frequency power supply, 15 ... Gas inlet, 16 ... Exhaust port, 17 ... Wafer.

Claims (1)

【特許請求の範囲】[Claims] 1 エツチングガスを高周波電界中に導いてガス
プラズマを発生させ、当該ガスプラズマによつて
多結晶Siをエツチングするドライエツチング法に
おいて、エツチングガスとしてC2ClF5ガスを用
いたことを特徴とするドライエツチング法。
1. A dry etching method characterized in that C 2 ClF 5 gas is used as the etching gas in a dry etching method in which an etching gas is introduced into a high-frequency electric field to generate gas plasma, and polycrystalline Si is etched by the gas plasma. Etching method.
JP10701081A 1981-07-10 1981-07-10 Dry etching method Granted JPS589983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10701081A JPS589983A (en) 1981-07-10 1981-07-10 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10701081A JPS589983A (en) 1981-07-10 1981-07-10 Dry etching method

Publications (2)

Publication Number Publication Date
JPS589983A JPS589983A (en) 1983-01-20
JPS6340870B2 true JPS6340870B2 (en) 1988-08-12

Family

ID=14448205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10701081A Granted JPS589983A (en) 1981-07-10 1981-07-10 Dry etching method

Country Status (1)

Country Link
JP (1) JPS589983A (en)

Also Published As

Publication number Publication date
JPS589983A (en) 1983-01-20

Similar Documents

Publication Publication Date Title
US4708766A (en) Hydrogen iodide etch of tin oxide
JPH03114226A (en) Manufacture of fine structure device by the use of plasma etching of silicon
JPS639120A (en) Wafer state for dry etching
JP3275043B2 (en) Post-treatment method of etching
JPH0552058B2 (en)
JP3178123B2 (en) Method of manufacturing comb-type actuator
US6986851B2 (en) Dry developing method
JPS6340870B2 (en)
JPH0612765B2 (en) Etching method
JPS61131456A (en) Dry etching gas for silicon compound
JP2685196B2 (en) Dry etching method
JPH03129821A (en) Manufacture of semiconductor device
JPS6077427A (en) Dry etching device
JPS61131457A (en) Dry etching gas for silicon compound
JPH0374844A (en) Plasma etching
JPH08148468A (en) Etching method
JPH05234953A (en) System and method for etching conductive thin film
JPS6019139B2 (en) Etching method and mixture gas for plasma etching
JPH0218577B2 (en)
JP2556373B2 (en) Dry etching method
JP3018345B2 (en) Method for manufacturing semiconductor device
JPH0521399A (en) Dry etching method
JPH05299377A (en) Etching apparatus and etching method
JPS6353928A (en) Dry etching
JPH051978B2 (en)