JPS6342800B2

JPS6342800B2 -

Info

Publication number: JPS6342800B2
Application number: JP2641279A
Authority: JP
Inventors: Masanori Fujita
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1979-03-07
Filing date: 1979-03-07
Publication date: 1988-08-25
Also published as: JPS55118091A

Description

【発明の詳細な説明】本発明はバーグラフなどの表示装置の駆動回路
に関するものである。現在、液晶を用いたバーグラフが多方面にわた
つて使用されているが、いずれも電極に印加する
信号は、複数種類の電圧によつて構成されてお
り、しかも所定電圧の整数倍でない電圧も含まれ
ている。そのため電源回路が複雑になり、特に整
数倍でない電圧は昇圧回路では得られず、これを
抵抗分割で得ようとすると、分割用の抵抗を液晶
の抵抗値より十分小さくする必要があり、抵抗に
よる消費電流が多くなり好ましくなかつた。そこで本発明は単一電圧で構成した複数種類の
制御信号を共通電極およびセグメント電極に選択
的に供給することにより積算表示を行なうように
し、上記従来の欠点を除去するものである。以下本発明の一実施例を図面に基づいて説明す
る。第１図においてS₁，S₂はそれぞれ表示ブロツ
クB₁₁ ………B₁₆ および表示ブロツクB₂₁ ………
B₂₆からなる表示部である。各表示ブロツクを構
成するセグメント電極群S₁₁ ………S₁₆ ，S₂₁ ……
…S₂₆ は、第２図のように、リード線P₀………P₉
でジグザグに接続してある。各セグメント電極群
S₁₁………S₁₆，S₂₁………S₂₆にはそれぞれ第３図
の共通電極C₁₁………C₁₆，C₂₁………C₂₆を、液晶
（図示せず。）を介して対向させてある。第４図においてOSCは発振器、Ｄは分周器、
PGは信号発生回路、RS₁，RS₂はそれぞれ表示部
S₁，S₂の１位のデータを記憶するレジスタ、
RS₃，RS₄はそれぞれ表示部S₁，S₂の10位のデー
タを記憶するレジスタである。DE₁………DE₄は
デコーダ、CT₁，CT₂は制御回路である。PS₁，
PS₂，PS₃は信号選択回路であり、信号選択回路
PS₁，PS₂の構成の一部を示したのがそれぞれ第
５図および第６図である。各図においてG₁……
…G₁₀はゲート回路、TG₁………TG₁₃は伝達ゲー
ト、VT₁，VT₂，VT₃はインバータである。つぎに動作について説明する。第４図の信号発
生回路PGの端子Sss，Ssn，Sns，Snn，Cn，
Cma，Cmb，Csからはそれぞれ第７図の制御信
号a₁………a₈が生じるように設定してある。各制
御信号はいずれも単一の電圧Ｖによつて構成して
あるため、電源としては一つの電圧だけですみ、
昇圧回路などが不要となる。第４図のレジスタRS₁，RS₂の出力はデコーダ
DE₁，DE₂に供給され、デコーダDE₁，DE₂の出
力は制御回路CT₁，CT₂に供給される。表示部
S₁，S₂の10位のデータが偶数のときには、デコー
ダDE₁，DE₂の端子d₁₀………d₁₉，d₂₀………d₂₉か
らの出力がそれぞれ制御回路CT₁，CT₂の端子l₁₀
………l₁₉，l₂₀………l₂₉に生じ、奇数のときには、
端子d₁₀………d₁₉，d₂₀………d₂₉からの出力がそ
れぞれ端子l₁₉………l₁₀，l₂₉………l₂₀に生じるも
のである。これは各セグメント電極群を共通のリ
ード線でジグザグに接続してあるため、偶数番目
のセグメント電極群と奇数番目のセグメント電極
群とではリード線が逆の順序で接続されているた
めである。したがつて第１図の表示を行なう場合
には、表示部S₁，S₂の10位のデータがそれぞれ奇
数および偶数であるため、デコーダDE₁，DE₂の
端子d₁₀………d₁₉，d₂₀………d₂₉の出力
（1111110000）、（1100000000）はそれぞれ制御回
路CT₁，CT₂の端子l₁₉………l₁₀，l₂₀………l₂₉に
生じ、信号選択回路PS₁に供給される。一方、レジスタRS₃，RS₄の出力はデコーダ
DE₃，DE₄に供給され、デコーダDE₃，DE₄の出
力はそれぞれ信号選択回路PS₂，PS₃に供給され
る。信号選択回路PS₂，PS₃からは、共通電極C₁₁
………C₁₆，C₂₁………C₂₆に、以下のようにして
制御信号a₅………a₈が選択的に供給される。デコ
ーダDE₃の端子m₁………m₆は表示部S₁の10位の
データが０………５のとき、それぞれ端子m₁，
m₁，m₂，m₁，m₂，m₃………m₁………m₆が
“１”になるものであり、第１図のように16番目
までを表示する場合には、端子m₁，m₂が“１”
に、m₃………m₆が“０”になる。そのため第６
図のゲート回路G₆，G₇の出力が“１”になり、
伝達ゲートTG₇，TG₉がオンになつて、端子q₁₁，
q₁₂にはそれぞれ端子Cs，Cmaからの制御信号a₈，
a₆が生じる。一方端子q₁₃………q₁₆には端子Cnか
らの制御信号a₅が生じる。つまり表示部S₁の10位
のデータが０………５のとき端子q₁₁………q₁₆に
はそれぞれ第８図のように制御信号が発生し、共
通電極C₁₁………C₁₆に供給されるものである。また信号選択回路PS₃は信号選択回路PS₂と同
様の構成にしてあり、その端子q₂₁………q₂₆から
は、表示部S₂の10位のデータが０………５のと
き、制御信号a₅，a₇，a₈が第９図のように生じ、
共通電極C₂₁………C₂₆に供給されるものである。一方信号選択回路PS₁の端子P₀………P₉には、
制御信号a₁………a₄が以下のようにして選択的に
生じる。いま制御回路CT₁，CT₂の端子l₁₀………
l₁₉，l₂₀………l₂₉はそれぞれ（0000111111）、
（1100000000）に保持されており、まず端子P₀に
生じる信号についてみると、端子l₁₀，l₂₀がそれ
ぞれ“０”、“１”であるため、第５図のゲート回
路G₃の出力によつて伝達ゲートTG₃がオンにな
る。そのため端子Snsからの制御信号a₃が端子P₀
に生じる。これと同様に端子l₁₁，l₂₁がそれぞれ
“０”、“１”であるため、端子P₁にも制御信号a₃
が供給される。また端子l₁₂，l₂₂はともに“０”
であるため、第５図のゲート回路G₄の出力によ
つて伝達ゲートTG₄がオンになり、端子Snnから
の制御信号a₄が端子P₂に供給され、端子P₃にも
同様に制御信号a₄が供給される。さらに端子l₁₄
………l₁₉が総て“１”で、端子l₂₄………l₂₉が総
て“０”であるため、端子P₄………P₉には端子
Ssnからの制御信号a₂が供給される。したがつて表示部S₁には第１０図のごとく信号
が印加され、このうち表示ブロツクB₁₁ の各表示
セグメントには第７図示の応答信号A₂，A₃，A₄
が印加されて総て応答する。また表示ブロツク
B₁₂の下方６つの表示セグメントには応答信号A₈
が印加されて応答し、上方４つの表示セグメント
には非応答信号B₃，B₄が印加されて非応答とな
る。さらに表示ブロツクB₁₃ ………B₁₆ の各表示
セグメントには非応答信号B₆，B₇，B₈のいずれ
かが印加され、総て非応答となる。一方表示部S₂の各表示セグメントには第１１図
のごとく信号が印加され、表示ブロツクB₂₁ ，
B₂₂の各表示セグメントが総て応答するとともに
表示ブロツクB₂₃ の下方２つの表示セグメントが
応答し、他の表示セグメントは総て非応答とな
る。こうして第１図の表示が行なわれるものであ
り、応答信号の電圧実効値は総て√３／２であ
り、非応答信号の電圧実効値は総て1/2となり、
両実効値の比である動作マージンは√３となり、
十分かつ一様なコントラストの表示が行なえる。なお上記の実施例では伝達ゲートTG₁………
TG₁₃によつて、電極への制御信号の供給を制御
したが、制御信号は総て論理レベルであるため伝
達ゲートに代えてアンドゲートを用いてもよい。つぎに第１２図のように３本の表示部S₁，S₂，
S₃によつて表示を行なう場合について説明する。
この場合にも、各表示セグメント群S₁₁………
S₁₆，S₂₁………S₂₆，S₃₁………S₃₆は第１３図のよ
うにリード線P₀………P₉によつてジグザグに接
続してあり、液晶を介して第１４図の共通電極
C₁₁………C₁₆，C₂₁………C₂₆，C₃₁………C₃₆を対
向させてある。リード線P₀………P₉には第１５
図の制御信号b₁………b₈を、各共通電極には制御
信号b₉………b₁₃を、上記の実施例と同様にして
以下のように選択的に供給するものである。まず
共通電極には各表示部の10位のデータに基づいて
つぎのように制御信号を供給する。各表示ブロツ
クのうち総ての表示セグメントを非応答とすべき
表示ブロツクB₁₅ ，B₁₆ ，B₂₄ ，B₂₅ ，B₂₆ ，B₃₄ ，
B₃₅，B₃₆ の共通電極には、第１５図の制御信号b₉
を供給する。そのためセグメント電極に制御信号
b₁………b₈のいずれか供給されても液晶には非応
答信号F₁₃………E₂₀のいずれかが印加され、総て
非応答となる。また総ての表示セグメントを応答させるべき表
示ブロツクB₁₁ ，B₁₂ ，B₁₃ ，B₂₁ ，B₃₁ ，B₃₂ の共
通電極には制御信号b₁₃を供給する。そのためセ
グメント電極に制御信号b₁………b₈のいずれが供
給されても液晶には応答信号D₁………D₈のいず
れかが印加され、総て応答する。さらに応答および非応答の表示セグメントが混
在する表示ブロツクB₁₄ ，B₂₃ ，B₃₃ の共通電極に
は、それぞれ制御信号b₁₀，b₁₁，b₁₂を供給する。
一方リード線P₀………P₉には各表示部S₁，S₂，
S₃の１位のデータに基づいて制御信号b₁………b₈
を以下のようにして選択的に供給し、表示ブロツ
クB₁₄ ，B₂₃ ，B₃₃ の表示を行なうものである。表
示ブロツクB₁₄ と表示ブロツクB₂₃ ，B₃₃ とはリー
ド線P₀………P₉の接続関係が逆になつており、
例えばリード線P₀は表示ブロツクB₁₄ の最上方の
表示セグメントおよび表示ブロツクB₂₃ ，B₃₃ の
最下方の表示セグメントのセグメント電極に接続
されている。そこで共通のリード線に接続した表示セグメン
トを総て応答させる場合には、そのリード線に制
御信号b₁を供給することにより表示ブロツクB₁₄ ，
B₂₃，B₃₃ において上記リード線に接続された表
示セグメントにはそれぞれ応答信号D₁₇，D₁₃，
D₉が印加され、応答する。またリード線に制御
信号b₂を供給することにより、表示ブロツクB₁₄ ，
B₂₃，B₃₃ における表示セグメントにはそれぞれ
応答信号D₁₈、応答信号D₁₄、非応答信号E₁が印
加され、それぞれ応答、応答、非応答となる。以下制御信号b₃………b₈によつて応答および非
応答の各組合せを実現できるものである。上記制御信号b₁………b₁₃は総て単一の電圧で
構成してあるため、電源が簡単になり、しかも応
答信号および非応答信号の電圧実効値がそれぞれ
√２３、√２３であり、動作マージンは√２
となる。なお上記の実施例ではバーグラフ表示について
説明したが、これに限らず各表示部を同心円状に
配設して時、分等を表示するようにしてもよい。以上詳述したごとく本発明によれば、ｎ（ｎは
２以上の整数）列の表示部の各共通電極には（ｎ
＋２）種類の制御信号を、各セグメント電極には
2ⁿ種類の制御信号を選択的に供給してｎ列の表示
部で積算表示を行なうようにしたので、電源とし
ては乾電池一つですみ、回路構成を極めて簡素化
でき、複数列の表示部の低電圧駆動が行なえる。しかもコントラストが一様でリード線が少なく
てすむなどの効果を有する。 DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit for a display device such as a bar graph. Currently, bar graphs using liquid crystals are used in a wide variety of fields, but in all of them the signals applied to the electrodes are composed of multiple types of voltages, and moreover, some voltages are not integral multiples of the predetermined voltage. include. As a result, the power supply circuit becomes complicated, and in particular voltages that are not integral multiples cannot be obtained with a booster circuit.If you try to obtain this by resistor division, the dividing resistor must be made sufficiently smaller than the resistance value of the liquid crystal, and the This is not preferable because the current consumption increases. Accordingly, the present invention eliminates the above-mentioned drawbacks of the conventional art by selectively supplying a plurality of types of control signals composed of a single voltage to the common electrode and the segment electrodes to perform integrated display. An embodiment of the present invention will be described below based on the drawings. In FIG. 1, S ₁ and S ₂ are display blocks B _{11 .} . . B ₁₆ and display blocks B _{21 .} . . , respectively.
This is a display section consisting of _B26 . Segment electrode groups S ₁₁ ...... S ₁₆ , S ₂₁ ... that constitute each display block
... S ₂₆ is the lead wire P ₀ ......P ₉ as shown in Figure 2.
They are connected in a zigzag pattern. Each segment electrode group
_The common electrodes _{C 11} _…… C ₁₆ , C ₂₁ …… _{C 26} _shown _in FIG. They are facing each other. In Figure 4, OSC is an oscillator, D is a frequency divider,
PG is the signal generation circuit, RS ₁ and RS ₂ are the display sections.
A register that stores the first data of S ₁ and S ₂ ,
RS ₃ and RS ₄ are registers that store the 10th data of the display sections S ₁ and S ₂ , respectively. DE ₁ . . . DE ₄ is a decoder, and CT ₁ and CT ₂ are control circuits. PS ₁ ,
PS ₂ and PS ₃ are signal selection circuits;
Parts of the configurations of PS ₁ and PS ₂ are shown in FIGS. 5 and 6, respectively. In each figure, G ₁ ...
... _G10 is a gate circuit, _TG1 ... _TG13 is a transmission gate, and _VT1 , _VT2 , and _VT3 are inverters. Next, the operation will be explained. Terminals Sss, Ssn, Sns, Snn, Cn of the signal generation circuit PG in Fig. 4,
Settings are made so that control signals a ₁ . . . a ₈ shown in FIG. 7 are generated from Cma, Cmb, and Cs, respectively. Since each control signal is composed of a single voltage V, only one voltage is required as a power supply.
No need for a booster circuit, etc. The outputs of registers RS ₁ and RS ₂ in Figure 4 are decoder
The outputs _of _{the decoders DE 1} _and DE ₂ are supplied to the control circuits CT ₁ and CT ₂ . Display section
When the data at the 10th place of S ₁ and S ₂ is an even number, the outputs from the terminals d ₁₀ ...... _{d 19} _, d ₂₀ ...... d ₂₉ of the decoders DE ₁ and DE 2 are sent to the control circuits CT ₁ and CT ₂ , respectively. terminal l ₁₀
......l ₁₉ , l ₂₀ ......l ₂₉ , and when it is an odd number,
The outputs from the terminals d ₁₀ . . . d ₁₉ and d ₂₀ _. . _{. d 29} _are respectively generated at the terminals _l ₁₉ . This is because each segment electrode group is connected in a zigzag manner by a common lead wire, and the lead wires are connected in the reverse order for even-numbered segment electrode groups and odd-numbered segment electrode groups. Therefore, when displaying as shown in FIG. 1, since the data at the 10th place on display sections S ₁ and S ₂ are odd and even numbers, respectively, the terminals d ₁₀ ...... d ₁₉ of decoders DE ₁ and DE ₂ , d ₂₀ ...... The outputs (1111110000) and (1100000000) of d ₂₉ are generated at the terminals l ₁₉ ...... l ₁₀ , l ₂₀ ...... l ₂₉ of the control circuits CT ₁ and CT ₂ , respectively, and are output from the signal selection circuit PS. Supplied to ₁ . On the other hand, the outputs of registers RS ₃ and RS ₄ are sent to the decoder
The outputs of _the decoders DE ₃ _and DE ₄ are supplied to signal selection circuits PS ₂ and PS ₃ , respectively. From the signal selection circuits PS ₂ and PS ₃ , the common electrode C ₁₁
......C ₁₆ , C ₂₁ ......C ₂₆ are selectively supplied with control signals a ₅ ...... a ₈ in the following manner. When the data at the 10th place on the display section _S1 is 0...5, the terminals _m1 ...... _m6 of the decoder _DE3 are connected to the terminals m1 _{and m6} , respectively.
m ₁ , m ₂ , m ₁ , m ₂ , m ₃ ...... m ₁ ...... m ₆ is "1", and when displaying up to the 16th as shown in Figure 1, Terminals m ₁ and m ₂ are “1”
Then, m ₃ ......m ₆ becomes "0". Therefore, the sixth
The outputs of gate circuits G ₆ and G ₇ in the figure become “1”,
Transmission gates TG ₇ and TG ₉ are turned on, and terminals q ₁₁ ,
Control signals a ₈ and q ₁₂ from terminals Cs and Cma, respectively, are applied to q 12.
a ₆ occurs. On the other hand, a control signal _a5 from the terminal Cn is generated at the terminals _q13 ... _q16 . In other words, when the data at the 10th place on the display section _S1 is 0...5, control signals are generated at the terminals _q11 ... _q16 as shown in FIG. 8, and the common electrodes _C11 ...... _C16 It is supplied to Further _, the signal selection circuit PS ₃ has the same configuration as the signal selection circuit _PS ₂ , and from its terminals q ₂₁ . Control signals a ₅ , a ₇ , a ₈ are generated as shown in FIG.
Common electrode C ₂₁ ...... is supplied to C ₂₆ . On the other hand, the terminals P ₀ ......P ₉ of the signal selection circuit PS ₁ have
Control signals a ₁ ...... a ₄ are selectively generated as follows. Now the terminals l ₁₀ of the control circuits CT ₁ and CT ₂ ......
l ₁₉ , l ₂₀ ………l ₂₉ are (0000111111) respectively,
(1100000000), and first looking at the signal generated at terminal P ₀ , since terminals l ₁₀ and l ₂₀ are “0” and “1”, respectively, the output of gate circuit G ₃ in Figure 5 is Transmission gate TG ₃ is then turned on. Therefore, the control signal a ₃ from terminal Sns is transferred to terminal P ₀
occurs in Similarly, since the terminals l ₁₁ and l ₂₁ are "0" and "1", respectively, the control signal a ₃ is also applied to the terminal P _1.
is supplied. Also, both terminals l ₁₂ and l ₂₂ are “0”
Therefore, _the transmission gate TG ₄ is turned on by the output of _the gate circuit G ₄ in _FIG . Signal _a4 is supplied. Plus terminal l ₁₄
………l ₁₉ are all “1” and terminals l ₂₄ ………l ₂₉ are all “0”, so terminals P ₄ ………P ₉ have terminals
A control signal _a2 from Ssn is supplied. Therefore, the signals shown in FIG. 10 are applied to the display section _S1 , and among these, the response signals _A2 , _A3 , _A4 shown in FIG. 7 are applied to each display segment of the display block _B11 .
is applied and all respond. Also displayed block
The lower six display segments of B ₁₂ contain the response signal A ₈
is applied and responds, and non-response signals B ₃ and B ₄ are applied to the upper four display segments, making them non-responsive. Further, one of the non-response signals B ₆ , B ₇ , and B ₈ is applied to each display segment of the display blocks B ₁₃ . . . B ₁₆ , and all of them become non-responsive. On the other hand, a signal is applied to each display segment of the display section S ₂ as shown in FIG. 11, and the display blocks B ₂₁ ,
All the display segments of B ₂₂ respond, the lower two display segments of display block B ₂₃ respond, and all other display segments become non-responsive. In this way, the display shown in Figure 1 is achieved, and the effective voltage values of the response signals are all √3/2, and the effective voltage values of the non-response signals are all 1/2.
The operating margin, which is the ratio of both effective values, is √3,
Display with sufficient and uniform contrast can be performed. In the above embodiment, the transmission gate TG ₁ ...
Although the supply of control signals to the electrodes is controlled by TG ₁₃ , since all control signals are at logic levels, AND gates may be used instead of transmission gates. Next, as shown in FIG. 12, three display sections S ₁ , S ₂ ,
The case where display is performed using _S3 will be explained.
Also in this case, each display segment group S ₁₁ ......
S ₁₆ , S ₂₁ ...... S ₂₆ , S ₃₁ ...... S ₃₆ are connected in a zigzag manner by lead wires P ₀ ...... P ₉ as shown in FIG. Common electrode in the diagram
C ₁₁ ……C ₁₆ , C ₂₁ ……C ₂₆ , C ₃₁ ……C ₃₆ are opposed to each other. Lead wire P ₀ ...... P ₉ has the 15th
The control signals b _{1 .} . . b ₈ shown in the figure and _{the control signals b 9} _. First, a control signal is supplied to the common electrode as follows based on the 10th data of each display section. Display blocks B ₁₅ , B ₁₆ , B 24 , B ₂₅ , B ₂₆ _, B ₃₄ , in which all display segments should be non-responsive among each display block
The common electrode of B ₃₅ and B ₃₆ is connected to the control signal b ₉ shown in FIG.
supply. Therefore, the control signal to the segment electrode
Even _if any one _of _b ₁ . Further, a control signal _b13 is supplied to the common electrode of display blocks _B11 , _B12 , _B13 , _B21 , _B31 , and _B32 to which all display segments are to respond. Therefore, no matter which of the control signals _b1 ...... _b8 is supplied to the segment electrode, any of the response signals _D1 ...... _D8 is applied to the liquid crystal, and all respond. Furthermore, control signals b ₁₀ , b ₁₁ , and b ₁₂ are supplied to the common electrodes of display blocks B ₁₄ , B ₂₃ , and B ₃₃ in which responsive and non-responsive display segments coexist, respectively.
On the other hand, the lead wire P ₀ ...... P ₉ has each display section S ₁ , S ₂ ,
Control signal b ₁ ...... b ₈ based on the first data of S ₃
is selectively supplied in the following manner to display the display blocks _B14 , _B23 , and _B33 . Display block B ₁₄ and display blocks B ₂₃ and B ₃₃ have lead wires P ₀ ...... P ₉ connected in the opposite way,
For example, lead wire P ₀ is connected to the segment electrodes of the uppermost display segment of display block B ₁₄ and the lowermost display segment of display blocks B ₂₃ and B ₃₃ . Therefore, if all display segments connected to a common lead wire are to respond, the display blocks _B14 , _B14 ,
The display segments connected to the lead wires at B ₂₃ and B ₃₃ have response signals D ₁₇ , D ₁₃ , and
D ₉ is applied and responds. In addition, by supplying the control signal b ₂ to the lead wire, the display block B ₁₄ ,
A response signal D ₁₈ , a response signal D ₁₄ , and a non-response signal E ₁ are applied to the display segments B ₂₃ and B ₃₃ , respectively, resulting in a response, a response, and a non-response, respectively. Each combination of response and non-response can be realized by the following control signals _b3 ... _b8 . Since the above control signals b ₁ ......b ₁₃ are all configured with a single voltage, the power supply is simple, and the effective voltage values of the response signal and non-response signal are √23 and √23, respectively. , the operating margin is √2
becomes. In the above embodiment, a bar graph display has been described, but the present invention is not limited to this, and each display section may be arranged concentrically to display hours, minutes, etc. As described in detail above, according to the present invention, each common electrode of the n (n is an integer of 2 or more) rows of display sections has (n
+2) Different types of control signals are applied to each segment electrode.
2 Since ⁿ types of control signals are selectively supplied and integrated display is performed on n columns of display sections, a single dry cell battery is required as a power source, the circuit configuration can be extremely simplified, and multi-column display sections can be displayed. Low voltage drive is possible. Moreover, the contrast is uniform and the number of lead wires can be reduced.

[Brief explanation of the drawing]

第１図は表示部の一例を示した正面図、第２図
はセグメント電極群を示した説明図、第３図は共
通電極を示した説明図、第４図は駆動回路の一例
を示したブロツク図、第５図および第６図はそれ
ぞれ第４図要部を詳細に示した論理回路図、第７
図は電極および表示セグメントに印加される信号
波形の一例を示した説明図、第８図および第９図
はそれぞれ各表示データにおいて表示電極に供給
される制御信号を示した説明図、第１０図および
第１１図は第１図示の表示を行なうときの各電極
および表示セグメントに印加される信号を示した
説明図、第１２図は表示部の他の例を示した正面
図、第１３図は第１２図のセグメント電極群を示
した説明図、第１４図は第１２図の共通電極を示
した説明図、第１５図は第１２図の例の各電極お
よび表示セグメントに印加される信号波形の一例
を示した説明図である。 S₁，S₂……表示部、B₁₁〜B₁₆，B₂₁〜B₂₆……
表示ブロツク、S₁₁〜S₁₆，S₂₁〜S₂₆……セグメン
ト電極群、P₀〜P₉……リード線、C₁₁〜C₁₆，C₂₁
〜C₂₆……共通電極、PG……パルス発生回路、
PS₁，PS₂，PS₃……パルス選択回路、a₁〜a₈……
制御信号、A₁〜A₈……応答信号、B₁〜B₈……非
応答信号、S₃……表示部、B₃₁ 〜B₃₆ ……表示ブ
ロツク、S₃₁ 〜S₃₆ ……セグメント電極群、C₃₁〜
C₃₆……共通電極、b₁〜b₁₃……制御信号、D₁〜
D₂₀……応答信号、E₁〜E₂₀……非応答信号。 Figure 1 is a front view showing an example of the display section, Figure 2 is an explanatory diagram showing a group of segment electrodes, Figure 3 is an explanatory diagram showing a common electrode, and Figure 4 is an example of a drive circuit. The block diagram, Figures 5 and 6 are a logic circuit diagram showing the main parts of Figure 4 in detail, and Figure 7 is a block diagram, respectively.
The figure is an explanatory diagram showing an example of the signal waveform applied to the electrodes and display segments, FIGS. 8 and 9 are explanatory diagrams showing control signals supplied to the display electrodes for each display data, respectively, and FIG. FIG. 11 is an explanatory diagram showing signals applied to each electrode and display segment when performing the display shown in FIG. 1, FIG. 12 is a front view showing another example of the display section, and FIG. FIG. 14 is an explanatory diagram showing the segment electrode group in FIG. 12, FIG. 14 is an explanatory diagram showing the common electrode in FIG. 12, and FIG. 15 is a signal waveform applied to each electrode and display segment in the example in FIG. 12. It is an explanatory view showing an example. S ₁ , S ₂ ... Display section, B ₁₁ to B ₁₆ , B ₂₁ to _{B 26} ...
Display block, _S11 to _S16 , _S21 to _S26 ...Segment electrode group, _P0 to _P9 ...Lead wire, _C11 to _C16 , _C21
~C ₂₆ ...Common electrode, PG...Pulse generation circuit,
PS ₁ , PS ₂ , PS ₃ ... Pulse selection circuit, a ₁ to a ₈ ...
Control signal, _A1 to _A8 ...Response signal, _B1 to _B8 ...Non-response signal, _S3 ...Display section, _B31 to _B36 ...Display block, _S31 to _S36 ...Segment electrode group, C ₃₁ ~
C ₃₆ ... Common electrode, b ₁ ~ _{b 13} ... Control signal, D ₁ ~
_D20 ...Response signal, _E1 to _E20 ...Non-response signal.

Claims

[Claims]

1 A plurality of display blocks each consisting of a common electrode and a group of segment electrodes facing this common electrode via a liquid crystal are disposed, and a display section that performs integrated display using the common electrode, liquid crystal, and segment electrode is formed by n (where n is An integer of 2 or more) rows were provided, each segment electrode group was connected with a common lead wire, and a single voltage was applied (n
+2) selectively supplying different types of control signals to each common electrode, and selectively supplying 2 ⁿ types of control signals composed of the above single voltage to each segment electrode;
A response signal having a constant voltage effective value is applied to the display segment to be selected, and a non-response signal having a voltage effective value smaller than the response signal and constant voltage effective value is applied to the unselected display segment. Display device drive circuit.