Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6342856B2 - - Google Patents
[go: Go Back, main page]

JPS6342856B2 - - Google Patents

Info

Publication number
JPS6342856B2
JPS6342856B2 JP12040181A JP12040181A JPS6342856B2 JP S6342856 B2 JPS6342856 B2 JP S6342856B2 JP 12040181 A JP12040181 A JP 12040181A JP 12040181 A JP12040181 A JP 12040181A JP S6342856 B2 JPS6342856 B2 JP S6342856B2
Authority
JP
Japan
Prior art keywords
lead wire
case body
airtight package
peripheral wall
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12040181A
Other languages
English (en)
Other versions
JPS5821911A (ja
Inventor
Tadayoshi Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Denka Inc
Original Assignee
Fuji Denka Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Denka Inc filed Critical Fuji Denka Inc
Priority to JP12040181A priority Critical patent/JPS5821911A/ja
Publication of JPS5821911A publication Critical patent/JPS5821911A/ja
Publication of JPS6342856B2 publication Critical patent/JPS6342856B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders or supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【発明の詳細な説明】 本発明は回路素子用気密パツケージ及びその製
造方法に関するものである。更に詳しくは、水晶
発振子、水晶共振子、水晶波器、光センサー、
ハイブリツド回路等の回路素子を内部に収納する
回路素子用気密パツケージ及びその製造方法に関
する。
従来、回路素子用気密パツケージは、第1図に
示すように、箱型ケース本体1にリード線2を挿
通するためのリード線挿通穴3を設け、このリー
ド線挿通穴3にリード線2を挿通させ、素子4に
接続すると共に、前記挿通穴3をガラス5により
封着し、さらにケース本体1の上部を蓋体bで被
い、接着したものである。
第2図に従来のリード線挿通穴3付近の断面図
を示す。この第2図より明かなように、リード線
挿通穴3はケース本体1の縁部7が内方に折曲す
るようにして形成されており、このような縁部7
により形成される空隙8にリード線2を挿入させ
ると共に、ガラス2を埋設させて焼付け、封着し
たものであつた。このようなリード線挿通穴3は
周知のようにバーニング加工により形成されるわ
けであるが、このようなバーニング加工は極めて
高価であり、かつ歩留りが悪いという欠点があ
り、このため回路素子封入用パツケージはコスト
高とならざるえなかつた。
本発明はこのような欠点のない回路素子用気密
パツケージ及びその製造方法を提供することを目
的とする。即ち、従来のように、バーニング加工
を施したリード線挿通穴3を設けることなく、良
好にリード線を固定し、気密性を保持しえる回路
素子用気密パツケージ及びその製造方法を提供す
ることを目的とする。
したがつて、本発明による回路素子用気密パツ
ケージは、ほぼ直角に折曲した縁部を周囲に有
し、かつ底部が欠落した、1または2コのケース
本体の周壁にリード線挿通部を設け、リード線を
挿通し、ケース本体内の先端を素子に接続すると
共に、前記周壁と前記折曲縁部により形成される
リード線封着部にガラスを配置、封着し、更にケ
ース本体開放辺を蓋体により密閉して成ることを
特徴とするものである。
また本発明による回路素子用気密パツケージの
製造方法は、グラフアイト製受台上に、蓋体を敷
置し、ほぼ直角に折曲した折曲縁部と周壁にリー
ド線を挿通するためのリード線挿通部を有し、か
つ底部のないケース本体を、折曲縁部が外側を向
くように1または2コ前記蓋体上に設置し、前記
リード線挿入部にリード線を挿入すると共に前記
折曲縁部及び周壁で形成されるリード線封着部に
ガラスを配置し、次いでグラフアイトにより、ケ
ース本体の周囲及び上部を被い加熱して、前記ガ
ラスを溶融し、リード線を封着した後、リード線
先端に素子を接続し、更に、ケース本体の開放部
を蓋体で密閉することを特徴とするものである。
本発明による回路素子用気密パツケージ及びそ
の製造方法によれば、バーニング加工により形成
したリード線挿入穴は必要がなく、これを形成さ
せないため、極めて安価な回路素子用気密パツケ
ージを製造しえると言う利点がある。
本発明を更に詳しく説明すると、本発明による
回路素子用気密パツケージは、第3図にその典型
的な実施例の断面図を示すように、ほぼ直角に折
曲した折曲縁部101を有するケース本体10を
用いている。前記ケース本体10は、第4図の斜
視図より明かなように、折曲縁部101と共に周
壁102を有し、この周壁102にはリード線挿
通部30が設けられている。リード線挿通部30
は第4図においては円形であるが、これに限定さ
れるものではなく、例えば、第5図aの如き長方
形であることもでき、第5図bに示す如く、楕円
形であることもできる。更には第5図c及びdの
ように、周壁102の端部を切除し、半円形状あ
るいは四角形状のリード線挿通部30を形成させ
ることもできる。
第3図に示す実施例においては、前述の知きケ
ース本体10の周壁102にリード線挿通部30
が設けられており、このリード線挿通部30を挿
通し、リード線20が設けられている。このリー
ド線20は素子40と接続している。このリード
線20を封着するリード線封着部60はケース本
体10の折曲線部101と周壁102により形成
されている。そしてこのリード線封着部60にガ
ラス50を配置し、リード線20を封着してあ
る。またケース本体10の上部及び下部の開放辺
は蓋体70及び71で密閉されている。
第6図は本発明による他の実施例の断面図であ
る。この実施例においては、たとえば第5図c及
びdで示したようなケース本体10a,10bの
折曲縁部101を有さない端部同志を重ね合わ
せ、リード線挿通部30よりリード線20をケー
ス本体10に挿入すると共に素子40に接続させ
る。このリード線20を封着するリード線封着部
60は、前記の実施例と多少異なり、ケース本体
10a,10bの周壁102及び上下の折曲縁部
102により形成されている。そして、このリー
ド線封着部60にガラス50を配置し、前記リー
ド線20を封着してある。さらに、2つのケース
本体10a,10bの開放辺は蓋体70及び71
により密閉されている。
次に本発明による回路素子用気密パツケージの
製造方法を説明する。
本発明による製造方法によれば、まず、第7図
に示すように、グラフアイト受台80上に蓋体7
1を敷置し、さらにその上にケース本体10を折
曲縁部101が上になるように前記ケース本体1
0を置くと共に、リード線20を挿通したガラス
50をリード線封着部60に配置して、リード線
20をケース本体10内に挿通せしめる。次いで
リード線挿入穴801を有する左右のグラフアイ
ト受台81及び82をスライドして、前記リード
線封着部60を限定すると共に、上方にグラフア
イト治具90を載置する。
このような状態で加熱し、ガラス20を溶融
し、リード線20を封着した後、リード線20の
ケース本体10内の先端に素子40を接続し、さ
らにケース本体10の折曲縁部101側を蓋体7
0で被い接着する(第3図)。このような蓋体7
0及び71は本発明において限定されるものでは
なく、たとえば金属板、あるいは枠体部を金属と
し、中央部にガラス板を設けた蓋体(発光素子な
どをパツクする場合)であることもできる。
また本発明による第2の製造方法によれば、第
8図に示すように、グラフアイト受台80上に蓋
体70を敷置し、その上にケース本体10の折曲
線部101が下になるようにケース本体10bを
配置し、さらに、もう一コのケース本体10aを
折曲縁部101が上になるように重ね合わせる。
その後、リード線20を挿通したガラス50をリ
ード線封着部60に配置して、リード線20をケ
ース本体10a,10b内に挿通せしめる。次い
でリード線挿入穴801を有する左右のグラフア
イト受台81,82をスライドし、前記リード線
封着部60を限定すると共に、上方にグラフアイ
ト治具90を載置する。
このような状態で加熱し、ガラス20を溶融
し、リード線20を封着した後、リード線20の
ケース本体10a,10b内の先端に素子40を
接続し、さらにケース本体10aの開放辺を蓋体
70で被い接着する(第6図)。
本発明による回路素子用気密パツケージによれ
ば、従来のようにバーニング加工による挿通穴を
有さないため、安価な回路素子用気密パツケージ
であると言う利点がある。また本発明による回路
素子用気密パツケージの製造方法によれば、パー
ニング加工を施した挿通穴を設けることなく、容
量にリード線を封着しえるので、製造コストの低
減及び歩留りの向上を達成しうると言う利点があ
る。
【図面の簡単な説明】
第1図は従来の回路素子用気密パツケージの断
面図、第2図は従来の回路素子用気密パツケージ
のリード線封着部の断面図、第3図は本発明によ
る回路素子用気密パツケージの一実施例の断面
図、第4図及び第5図は本発明に用いるケース本
体の斜視図、第6図は本発明による第2の実施例
の断面図、第7図は本発明による回路素子用気密
パツケージの製造方法の実施例を説明するための
断面図、第8図は本発明による回路素子用気密パ
ツケージの製造方法の第2の実施例を説明するた
めの断面図である。 1……ケース本体、2……リード線、3……リ
ード線挿通穴、4……素子、5……ガラス、6…
…蓋体、10a,10b……ケース本体、101
……折曲縁部、102……周壁、20……リード
線、30……リード線挿通部、40……素子、5
0……ガラス、60……リード線封着部、70,
71……蓋体、80,81,82……グラフアイ
ト受台、801……リード線挿入穴、90……グ
ラフアイト治具。

Claims (1)

  1. 【特許請求の範囲】 1 ほぼ直角に折曲した縁部を周囲に有し、かつ
    底部が欠落した、1または2コのケース本体の周
    壁にリード線挿通部を設け、これよりリード線を
    挿通しケース本体内の先端を素子に接続すると共
    に、前記周壁と前記折曲縁部により形成されるリ
    ード線封着部にガラスを配置封着し、更にケース
    本体開放辺を蓋体により密閉して成ることを特徴
    とする回路素子用気密パツケージ。 2 前記ケース本体が単数であることを特徴とす
    る特許請求の範囲1による回路素子用気密パツケ
    ージ。 3 前記ケース本体は2コであることを特徴とす
    る特許請求の範囲1による回路素子用気密パツケ
    ージ。 4 グラフアイト製受台上に蓋体を敷置し、ほぼ
    直角に折曲した折曲縁部と周壁にリード線を挿通
    するためのリード線挿通部を有し、かつ底部のな
    いケース本体を前記折曲縁部が外側を向くように
    1または2コ前記蓋体上に設置し、前記リード線
    挿入部にリード線を挿入すると共に前記折曲縁部
    及び周壁で形成されるリード線封着部にガラスを
    配置し、次いでグラフアイトによりケース本体の
    周囲及び上部を被い、加熱して前記ガラスを溶融
    しリード線を封着する工程を含むことを特徴とす
    る回路素子用気密パツケージの製造方法。 5 前記ケース本体を単数用いることを特徴とす
    る特許請求の範囲4による回路素子用気密パツケ
    ージの製造方法。 6 前記ケース本体を2コ用いることを特徴とす
    る特許請求の範囲4による回路素子用気密パツケ
    ージの製造方法。
JP12040181A 1981-07-31 1981-07-31 回路素子用気密パッケ−ジ及びその製造方法 Granted JPS5821911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12040181A JPS5821911A (ja) 1981-07-31 1981-07-31 回路素子用気密パッケ−ジ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12040181A JPS5821911A (ja) 1981-07-31 1981-07-31 回路素子用気密パッケ−ジ及びその製造方法

Publications (2)

Publication Number Publication Date
JPS5821911A JPS5821911A (ja) 1983-02-09
JPS6342856B2 true JPS6342856B2 (ja) 1988-08-25

Family

ID=14785295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12040181A Granted JPS5821911A (ja) 1981-07-31 1981-07-31 回路素子用気密パッケ−ジ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5821911A (ja)

Also Published As

Publication number Publication date
JPS5821911A (ja) 1983-02-09

Similar Documents

Publication Publication Date Title
JP3045089B2 (ja) 素子のパッケージ構造およびその製造方法
US4412093A (en) Microcircuit flat pack with integral shell
JPS6342856B2 (ja)
JPS5856357A (ja) 半導体装置用パツケ−ジ
JPH01171099A (ja) イオン化式煙感知器の防湿構造
JPS623898Y2 (ja)
JPS633158Y2 (ja)
JPS6115631Y2 (ja)
JP2604102Y2 (ja) 気密端子
JPH0138918Y2 (ja)
JPS5852718Y2 (ja) 気密封入容器
JPH033970Y2 (ja)
JPS6234455Y2 (ja)
JPH0142355Y2 (ja)
JPH0244455Y2 (ja)
JPS6210940Y2 (ja)
JPH035094Y2 (ja)
JPS6220141Y2 (ja)
JPH02228110A (ja) 水晶振動子のパッケージ構造
JPH0218589Y2 (ja)
JPS6043015B2 (ja) 気密封入容器
JPS604390Y2 (ja) 気密端子
JPH0326624Y2 (ja)
JPH0531819Y2 (ja)
JPS5949695B2 (ja) ガラス封止半導体装置の製法