JPS6343786B2 - - Google Patents
Info
- Publication number
- JPS6343786B2 JPS6343786B2 JP54091864A JP9186479A JPS6343786B2 JP S6343786 B2 JPS6343786 B2 JP S6343786B2 JP 54091864 A JP54091864 A JP 54091864A JP 9186479 A JP9186479 A JP 9186479A JP S6343786 B2 JPS6343786 B2 JP S6343786B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- impedance
- output
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、改良されたアナログ乗算器に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improved analog multiplier.
従来この種の乗算器は、まず、2つの入力Aお
よびBを対数変換した後加算を行ない、その結果
を逆対数に変換してC=A・Bを得ていた。従つ
てこの方式によれば、2つの対数変換器、加算器
および逆対数変換器の4機能を必要とするのみで
なく、さらにこれらの変換器の温度変化に伴なう
ドリフトに対して補償回路を設ける必要があり、
ますます複雑な回路構成になるという欠点があつ
た。 Conventionally, this type of multiplier first logarithmically transforms two inputs A and B, performs addition, and transforms the result into an inverse logarithm to obtain C=A.B. Therefore, this method not only requires four functions: two logarithmic converters, an adder, and an antilogarithmic converter, but also a compensation circuit for the drift of these converters due to temperature changes. It is necessary to provide
The drawback was that the circuit configuration became increasingly complex.
本発明は、上記従来例の欠点を解消するため
に、1つのペレツト上に形成され、特性の揃つた
2つのトランジスタと演算増幅器とで構成した電
圧・インピーダンス変換器と、この電圧・インピ
ーダンス変換器の出力インピーダンスに流れる電
流を規制するための入力手段を有し、この入力手
段に入力した電圧と電圧・インピーダンス変換器
に入力した電圧とを乗算した乗算電圧を出力する
ようにした、簡単な構成で温度補償の容易な、高
精度のアナログ乗算器を提供するものである。以
下、図面により実施例を詳細に説明する。 In order to eliminate the drawbacks of the above-mentioned conventional example, the present invention provides a voltage/impedance converter formed on one pellet and composed of two transistors with uniform characteristics and an operational amplifier, and this voltage/impedance converter. A simple configuration that has an input means for regulating the current flowing through the output impedance of the input means, and outputs a multiplied voltage obtained by multiplying the voltage input to the input means by the voltage input to the voltage/impedance converter. This provides a highly accurate analog multiplier with easy temperature compensation. Hereinafter, embodiments will be described in detail with reference to the drawings.
第1図は、本発明の1実施例を示したもので、
OP1,OP2は直流的にも交流的にも高入力インピ
ーダンスの演算増幅器、また、入力オフセツト電
圧はないものとする。Q1,Q2は同一ペレツト上
に接近して形成され、諸特性がほとんど等しく、
特に相互コンダクタンス(gm)を一致させた電
界効果型トランジスタである。電界効果型トラン
ジスタQ1およびQ2はいずれもソース接地とし
(Q2は仮想接地)、ゲートは互いに接続され、抵
抗器RGを介して演算増幅器OP1の出力端に接続さ
れている。電界効果型トランジスタQ1のドレイ
ンは定電流源Sに接続されているとともに、演算
増幅器OP1の非反転入力に接続されており、演算
増幅器OP1、電界効果型トランジスタQ1、抵抗器
RGで負帰還増幅器を構成している。 FIG. 1 shows one embodiment of the present invention.
OP 1 and OP 2 are operational amplifiers with high input impedance in both DC and AC, and there is no input offset voltage. Q 1 and Q 2 are formed close to each other on the same pellet, have almost the same properties,
In particular, it is a field effect transistor with matched mutual conductance (gm). Both field effect transistors Q 1 and Q 2 have their sources grounded (Q 2 is virtual ground), and their gates are connected to each other and to the output of the operational amplifier OP 1 via a resistor RG . The drain of the field effect transistor Q 1 is connected to the constant current source S and also to the non-inverting input of the operational amplifier OP 1 , and the drain of the field effect transistor Q 1 is connected to the non-inverting input of the operational amplifier OP 1 , the field effect transistor Q 1 , and the resistor.
R G constitutes a negative feedback amplifier.
以上のように構成された一点鎖線枠1内のの回
路において、演算増幅器OP1の反転入力に入力電
圧EiAを印加すると、演算増幅器OP1の出力電圧
が電界効果型トランジスタQ1のゲートに印加さ
れ、ドレインの電位が入力電圧EiAに等しくなる
ように作用し、このときの電界効果型トランジス
タQ1のドレイン・ソース間の内部インピーダン
スをZ1とすると、次の関係式がなりたつ。 In the circuit within the dashed-dotted line frame 1 configured as described above, when input voltage E iA is applied to the inverting input of operational amplifier OP 1 , the output voltage of operational amplifier OP 1 is applied to the gate of field effect transistor Q 1 . If the internal impedance between the drain and source of the field effect transistor Q1 at this time is Z1 , then the following relational expression holds true.
Z1=EiA/Ic (1)
ただし、EiAの動作範囲は0EiA(+)V、
Icは定電流源Sより流出する電流
一方、電界効果型トランジスタQ1と同一ペレ
ツト上に形成され、諸特性がほとんど等しく、特
に相互コンダクタンス(gm)を一致させた他方
の電界効果型トランジスタQ2にも、一方の電界
効果型トランジスタQ1と等しいゲート電圧が印
加されるので、ドレイン・ソース間の内部インピ
ーダンスZ2もZ1と等しくなり、しかも、両トラン
ジスタQ1およびQ2は同一ペレツト上に形成され
ているので、外部からの温度による影響も等しく
受け、一方のトランジスタで発生した熱は直ちに
他方のトランジスタに伝達されて同様に温度上昇
し、相互コンダクタンス(gm)も同じように変
化して、結果的に
Z1=Z2EiA/Ic (2)
を得ることができる。即ち、第1図における一点
鎖線枠1内の回路は入力電圧に比例した出力イン
ピーダンスを取り出す電圧・インピーダンス変換
器である。 Z 1 = E iA /I c (1) However, the operating range of E iA is 0E iA (+) V, and I c is the current flowing out from the constant current source S. On the other hand, the field effect transistor Q 1 is placed on the same pellet as Since the same gate voltage as that of one field effect transistor Q 1 is also applied to the other field effect transistor Q 2 which has been formed and has almost the same characteristics, especially the same mutual conductance (gm), the drain The internal impedance Z 2 between the sources is also equal to Z 1 , and since both transistors Q 1 and Q 2 are formed on the same pellet, they are equally affected by external temperature, and the The heat is immediately transferred to the other transistor, causing a similar temperature rise, and the transconductance (gm) also changes in the same way, resulting in Z 1 = Z 2 E iA /I c (2). . That is, the circuit within the dashed-dotted line frame 1 in FIG. 1 is a voltage/impedance converter that extracts an output impedance proportional to the input voltage.
演算増幅器OP2は、電界効果型トランジスタQ2
の内部インピーダンスZ2と抵抗器Riとで一般の反
転増幅器を構成している。そして、入力電圧EiB
と出力電圧Eputとの間に周知の次式が成立する。 Operational amplifier OP 2 is a field effect transistor Q 2
The internal impedance Z 2 and the resistor R i constitute a general inverting amplifier. And the input voltage E iB
The following well-known equation holds true between Eput and the output voltage Eput .
Eput=−Z2/RiEiB (3)
従つて、(2)式と(3)式から
Eput=−1/RiIcEiA・EiB
=k1・EiA・EiB (4)
ただし、k1=−1/RiIc
入力電圧EiA,EiBの動作範囲は
0EiA(+)V
0EiB(−)V
を得ることができる。即ち、電圧インピーダンス
変換器の入力電圧EiAと反転増幅器の入力電圧EiB
とを乗算した乗算電圧を反転増幅器の出力電圧と
して得ることができる。 E put = −Z 2 /R i E iB (3) Therefore, from equations (2) and (3), E put = −1/R i I c E iA・E iB = k 1・E iA・E iB (4) However, k 1 =-1/R i Ic The operating range of the input voltages E iA and E iB is 0E iA (+)V 0E iB (-)V. That is, the input voltage E iA of the voltage impedance converter and the input voltage E iB of the inverting amplifier
The multiplied voltage obtained by multiplying by the inverting amplifier can be obtained as the output voltage of the inverting amplifier.
第2図は、本発明の他の実施例を示したもの
で、一点鎖線枠2内の回路は、第1図に示した一
点鎖線枠1内の回路と同様の機能を有する電圧・
インピーダンス変換器であり、この電圧・インピ
ーダンス変換器の入力電圧EiAに比例した出力イ
ンピーダンスをトランジスタQ2の内部インピー
ダンスとして取り出し、これを定電流源対する出
力負荷インピーダンスとして使用している。即
ち、演算増幅器OP2、トランジスタQ3および抵抗
器R1で抵抗器R2に対する定電流回路を構成し、
この定電流回路と抵抗器R2、抵抗器R3、演算増
幅器OP3およびトランジスタQ4とでトランジスタ
Q2の内部インピーダンスである出力負荷インピ
ーダンスZ2に対する定電流回路を構成している。
そして、演算増幅器OP2の入力電圧EiBと出力電
圧Eputの間に次式が成立する。 FIG. 2 shows another embodiment of the present invention, in which the circuit within the dashed-dotted line frame 2 is a voltage converter having the same function as the circuit within the dashed-dotted line frame 1 shown in FIG.
This is an impedance converter, and the output impedance proportional to the input voltage E iA of this voltage/impedance converter is extracted as the internal impedance of transistor Q 2 and used as the output load impedance for the constant current source. That is, operational amplifier OP 2 , transistor Q 3 and resistor R 1 constitute a constant current circuit for resistor R 2 ,
This constant current circuit and resistor R 2 , resistor R 3 , operational amplifier OP 3 and transistor Q 4 are transistors.
It constitutes a constant current circuit for output load impedance Z 2 which is the internal impedance of Q 2 .
Then, the following equation holds between the input voltage E iB and the output voltage E put of the operational amplifier OP 2 .
Eput=R2・Z2/R1・R3・EiB (5) 従つて、(5)式に(2)式を代入すると、 Eput=R2/R1・R3・Ic・EiA・EiB =k2・EiA・EiB (6) ただし、k2=R2/R1・R3・Ic 入力電圧EiA・EiBの動作範囲は 0EiA(+)V 0EiB(+)V を得ることができる。 E put = R 2・Z 2 /R 1・R 3・E iB (5) Therefore, by substituting equation (2) into equation (5), E put = R 2 /R 1・R 3・I c・E iA・E iB =k 2・E iA・E iB (6) However, k 2 =R 2 /R 1・R 3・I cThe operating range of input voltage E iA・E iB is 0E iA (+) V 0E iB (+)V can be obtained.
なお、入力電圧の極性が異なる場合で、これを
揃えたいときは、いずれかの入力に反転増幅器を
挿入すればよい。さらに、プラスおよびマイナス
の全領域を使用するときは、両入力に絶対回路を
挿入すればよい。また、以上は直流信号の場合に
ついて説明したが、各入力に適宜バイアス電圧を
与えることにより交流信号も同様の構成で扱うこ
とができる。 Note that if the input voltages have different polarities and you want to make them the same, you can insert an inverting amplifier into one of the inputs. Furthermore, when using the entire plus and minus ranges, it is only necessary to insert absolute circuits into both inputs. Moreover, although the case of DC signals has been described above, AC signals can also be handled in a similar configuration by applying appropriate bias voltages to each input.
以上説明したように、本発明によれば、同一ペ
レツト上に特性のそろつた2つのトランジスタを
形成し、しかも、この2つのトランジスタを温度
条件が等しい状態に常に保つことができるから両
者の特性を常に同等に保つことができ、この2つ
のトランジスタと演算増幅器とで構成する電圧・
インピーダンス変換器の入力電圧に比例したイン
ピーダンスを取り出し、このインピーダンスに流
れる電流を規制するための入力手段に入力した電
圧と電圧・インピーダンス変換器に入力した電圧
とを乗算した乗算電圧を出力させることができ、
簡単な構成で動作範囲の広いアナログ乗算器が得
られる利点がある。 As explained above, according to the present invention, two transistors with the same characteristics can be formed on the same pellet, and since the two transistors can always be kept under the same temperature condition, the characteristics of both transistors can be improved. The voltage and voltage generated by these two transistors and the operational amplifier can always be kept equal.
It is possible to extract an impedance proportional to the input voltage of the impedance converter and output a multiplied voltage obtained by multiplying the voltage input to the input means for regulating the current flowing through this impedance by the voltage input to the voltage/impedance converter. I can,
This has the advantage of providing an analog multiplier with a simple configuration and a wide operating range.
第1図は、本発明の1実施例の回路図、第2図
は、本発明の他の実施例の回路図である。
Q1,Q2…トランジスタまたは電界効果型トラ
ンジスタ、OP1,OP2…演算増幅器、S…定電流
源。
FIG. 1 is a circuit diagram of one embodiment of the invention, and FIG. 2 is a circuit diagram of another embodiment of the invention. Q1 , Q2 ...transistor or field effect transistor, OP1 , OP2 ...operational amplifier, S...constant current source.
Claims (1)
つのトランジスタまたは電界効果型トランジス
タ、この2つのトランジスタのベースまたはゲー
トに出力を印加するようにした演算増幅器、前記
2つのトランジスタのうち一方のトランジスタの
コレクタまたはドレインと前記演算増幅器の非反
転入力とに接続された定電流源からなる電圧・イ
ンピーダンス変換器と、この電圧・インピーダン
ス変換器の出力インピーダンスに流れる電流を規
制するための入力手段と、この入力手段に入力さ
れた電圧と前記電圧・インピーダンス変換器に入
力された電圧を乗算した乗算電圧を出力するよう
にした出力手段とからなることを特徴とするアナ
ログ乗算器。1 Formed on one pellet with uniform properties 2
an operational amplifier whose output is applied to the bases or gates of the two transistors; the collector or drain of one of the two transistors and the non-inverting input of the operational amplifier; A voltage/impedance converter consisting of a connected constant current source, an input means for regulating the current flowing to the output impedance of the voltage/impedance converter, and a voltage input to the input means and the voltage/impedance converter. An analog multiplier comprising an output means configured to output a multiplied voltage obtained by multiplying a voltage input to the multiplier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186479A JPS5616240A (en) | 1979-07-19 | 1979-07-19 | Analog multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186479A JPS5616240A (en) | 1979-07-19 | 1979-07-19 | Analog multiplier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5616240A JPS5616240A (en) | 1981-02-17 |
| JPS6343786B2 true JPS6343786B2 (en) | 1988-09-01 |
Family
ID=14038412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9186479A Granted JPS5616240A (en) | 1979-07-19 | 1979-07-19 | Analog multiplier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5616240A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8624659B2 (en) * | 2010-12-20 | 2014-01-07 | Rf Micro Devices, Inc. | Analog divider |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921073B2 (en) * | 1976-03-02 | 1984-05-17 | ソニー株式会社 | Multiplication/division circuit |
-
1979
- 1979-07-19 JP JP9186479A patent/JPS5616240A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5616240A (en) | 1981-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556173B2 (en) | Multiplier | |
| US5151625A (en) | High frequency BiMOS linear V-I converter, voltage multiplier, mixer | |
| JPH0284805A (en) | Ac amplifier of digital control type frequency response | |
| EP0926820A3 (en) | Soft-limiting control circuit for variable gain amplifiers | |
| US4071777A (en) | Four-quadrant multiplier | |
| KR790001773B1 (en) | Amplifier | |
| JPS62228172A (en) | Voltage comparing circuit | |
| US4387439A (en) | Semiconductor analog multiplier | |
| US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
| JPS6343786B2 (en) | ||
| US3300631A (en) | Analog multiplier | |
| JPS6343785B2 (en) | ||
| US3662187A (en) | Fast analog multiplier | |
| Ghosh et al. | A simple analog divider having independent control of sensitivity and design conditions | |
| US4232233A (en) | Method for extending transistor logarithmic conformance | |
| JPS63283214A (en) | High frequency detecting circuit | |
| Schick | Linear circuit applications of operational amplifiers | |
| SU898446A1 (en) | Analogue dividing device | |
| EP1089430A2 (en) | A dB-linear variable gain amplifier | |
| SU1487071A1 (en) | ANALOGUE MULTIPLE DEVICE < | |
| JP2514066Y2 (en) | FET amplifier circuit | |
| SU762712A1 (en) | REZHEKTORNY KS-FILTER .1 | |
| RU2066880C1 (en) | Dc function generator realizing square-law dependence | |
| Litovski | 6 Analog Computations | |
| JPS5918725Y2 (en) | variable resistor |