JPS634419B2 - - Google Patents
Info
- Publication number
- JPS634419B2 JPS634419B2 JP13333281A JP13333281A JPS634419B2 JP S634419 B2 JPS634419 B2 JP S634419B2 JP 13333281 A JP13333281 A JP 13333281A JP 13333281 A JP13333281 A JP 13333281A JP S634419 B2 JPS634419 B2 JP S634419B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、過負荷時に出力を制限する保護手段
を備えた電源装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply device equipped with protection means for limiting output in the event of overload.
第1図及び第3図はそれぞれ従来の電源装置の
構成例を示す回路図であり、第2図は第1図に示
す電源装置の出力特性を、第4図は第3図に示す
電源装置の出力特性を、それぞれ示す特性図であ
る。 1 and 3 are circuit diagrams showing configuration examples of conventional power supply devices, respectively. FIG. 2 shows the output characteristics of the power supply device shown in FIG. 1, and FIG. 4 shows the power supply device shown in FIG. 3. FIG.
第1図及び第3図において、1は入力電源、2
は制御電源、3は主トランス(巻数比N1:N2)、
4は電流検出用トランス(巻数比1:n)、5は
主スイツチ用トランジスタ、6は主スイツチ5に
印加されるサージ電圧抑制と主トランス3のリセ
ツトを兼ねた回路、7は整流・平滑回路、8は出
力電流制限用コンパレータ、9はPWM制御回
路、10はRSフリツプフロツプ、11はアンド
回路、12はダイオード、13はツエナー電圧
E1の定電圧ダイオード、14は抵抗、15は抵
抗値Rの抵抗、16は抵抗、17はトランジス
タ、18はツエナー電圧E2の定電圧ダイオード
である。 In Figures 1 and 3, 1 is the input power supply, 2
is the control power supply, 3 is the main transformer (turns ratio N 1 :N 2 ),
4 is a current detection transformer (turn ratio 1:n), 5 is a transistor for the main switch, 6 is a circuit that serves both to suppress the surge voltage applied to the main switch 5 and reset the main transformer 3, and 7 is a rectifier/smoothing circuit. , 8 is a comparator for output current limitation, 9 is a PWM control circuit, 10 is an RS flip-flop, 11 is an AND circuit, 12 is a diode, 13 is a Zener voltage
A constant voltage diode E1 , 14 a resistor, 15 a resistor with a resistance value R, 16 a resistor, 17 a transistor, and 18 a constant voltage diode with a Zener voltage E2 .
先ず第1図において、電源装置の基本動作を説
明する。出力電圧VはPWM(パルス幅変調)制
御回路9に取り込まれる。該制御回路9において
は、出力電圧Vと或る基準電圧(図示せず)とを
比較し、その誤差電圧の大きさに関係してパルス
幅の変化したパルスを出力してトランジスタ5の
ベースへ印加し(今はアンド回路11を無視す
る)、それによりトランジスタ5のオン・オフ期
間比を制御して、入力電源1から主トランス3の
1次巻線、トランジスタ5、トランス4の1次巻
線を流れる電流をオン・オフ制御し、出力電圧V
が一定になるように制御している。 First, referring to FIG. 1, the basic operation of the power supply device will be explained. The output voltage V is taken into a PWM (pulse width modulation) control circuit 9. The control circuit 9 compares the output voltage V with a certain reference voltage (not shown), outputs a pulse whose pulse width has changed in relation to the magnitude of the error voltage, and outputs a pulse to the base of the transistor 5. (ignoring the AND circuit 11 for now), thereby controlling the on/off period ratio of the transistor 5, and connecting the input power supply 1 to the primary winding of the main transformer 3, transistor 5, and the primary winding of the transformer 4. Controls on/off the current flowing through the line, and output voltage V
is controlled so that it remains constant.
さて、コンパレータ8の+入力電圧Eが、定電
圧ダイオード13のツエナー電圧E1を超えない
ときは、コンパレータ8の出力はロウレベルであ
り、フリツプフロツプ10の出力Qがハイレベル
であつてアンド回路11を開いているので、前述
の如く、PWM制御回路9の出力であるパルスが
アンド回路11を通過しトランジスタ5のベース
へ印加されて出力電圧Vを制御している。 Now, when the positive input voltage E of the comparator 8 does not exceed the Zener voltage E1 of the voltage regulator diode 13, the output of the comparator 8 is at a low level, the output Q of the flip-flop 10 is at a high level, and the AND circuit 11 is Since it is open, the pulse that is the output of the PWM control circuit 9 passes through the AND circuit 11 and is applied to the base of the transistor 5 to control the output voltage V, as described above.
次に、出力電流Iが増加することにより、コン
パレータ8の+入力電圧Eが上昇してツエナー電
圧E1に達すると、コンパレータ8の出力がハイ
レベルとなり、RSフリツプフロツプ10の出力
Qをロウレベルに転じてアンド回路11を閉じる
ことにより、PWM制御回路9からトランジスタ
5のベースへ印加されるパルスのパルス幅を更に
制御して出力電流を一定値に保つようにしてい
る。ここで出力電流Iの大きさとコンパレータ8
の+入力電圧Eの関係を説明する。抵抗15に流
れる電流をiとすると、
i=E/R
今、抵抗14の抵抗値が抵抗15の抵抗値Rに
比し充分大きくて、抵抗14に流れる電流は無視
できるものとする。すると、電流検出用トランス
4の1次側に流れる電流は、該トランス4の巻数
比が1:nであるから、(E/R)×nとなる。トラ
ンスの1次電流は、そのまま主トランス3の1次
電流と考えて良いから、トランス3の2次電流
は、該トランス3の巻数比がN1:N2であるの
で、
(E/R)×n×N1/N2=nN1E/N2R
となる。トランス3の2次電流は出力電流Iと考
えてよいから、結局、次の式が成立する。 Next, as the output current I increases, the +input voltage E of the comparator 8 rises and reaches the Zener voltage E1 , and the output of the comparator 8 becomes high level, which changes the output Q of the RS flip-flop 10 to low level. By closing the AND circuit 11, the pulse width of the pulse applied from the PWM control circuit 9 to the base of the transistor 5 is further controlled to keep the output current at a constant value. Here, the magnitude of the output current I and the comparator 8
The relationship between +input voltage E will be explained. If the current flowing through the resistor 15 is i, then i=E/R. Now, it is assumed that the resistance value of the resistor 14 is sufficiently larger than the resistance value R of the resistor 15, and the current flowing through the resistor 14 can be ignored. Then, since the turns ratio of the transformer 4 is 1:n, the current flowing to the primary side of the current detection transformer 4 is (E/R)×n. The primary current of the transformer can be considered as the primary current of the main transformer 3, so the secondary current of the transformer 3 is (E/R) since the turns ratio of the transformer 3 is N 1 :N 2 ×n×N 1 /N 2 =nN 1 E/N 2 R. Since the secondary current of the transformer 3 can be considered as the output current I, the following equation holds true after all.
I=nN1E/N2R
すなわち、出力電流Iが増大して、nN1E1/N2Rに
達すると、前述のとおり、コンパレータ8の出力
がロウレベルに転じて出力電流一定制御を行な
う。以上のことから、定電圧ダイオード13のツ
エナー電圧E1は、出力電流制御のための電流基
準値を表わすものと云うことができる。 I=nN 1 E/N 2 R In other words, when the output current I increases and reaches nN 1 E 1 /N 2 R, the output of the comparator 8 changes to low level and the output current is controlled to be constant, as described above. . From the above, it can be said that the Zener voltage E 1 of the constant voltage diode 13 represents a current reference value for output current control.
第1図に示す電源装置の出力特性は、第2図に
示す如く、出力電流Iを、nN1E1/N2Rなる値に一定
制御するものであることも、すでに明らかであろ
う。 It is already clear that the output characteristic of the power supply device shown in FIG. 1 is such that the output current I is controlled to a constant value of nN 1 E 1 /N 2 R, as shown in FIG. 2.
第3図を参照する。コンパレータ8の+入力電
圧Eがダイオード13のツエナー電圧E1を超え
ないときは、その動作は第1図の回路のそれと同
じである。またコンパレータ8の+入力電圧Eが
E1に達したときには、出力電圧Vが、該電圧V
と定電圧ダイオード18のツエナー電圧E2とト
ランジスタ17のベース・エミツタ間電圧VBEと
の和(V+E2+VBE)が定電圧ダイオード13の
ツエナー電圧E1に達する程度にまで、低下しな
い間は、第1図の回路について説明したのと同様
に、出力電流IをnN1E1/N2Rの値に一定に保つ電流
制御作用がなされる。しかし、(V+E2+VBE)
がE1以下になるほど出力電圧Vが低下すると、
それまで制御電源2から抵抗16を通して定電圧
ダイオード13に流れていた電流が、該ダイオー
ド13に流れず、トランジスタ17に流れるよう
になる。すなわち、コンパレータ8の−入力電圧
がそれまでのE1からそれ以下に下がり始めたこ
とになるので、+入力電圧Eも、E1より低い値に
達した段階でコンパレータ8の出力がハイレベル
に転じ、RSフリツプフロツプ10の出力Qをロ
ウレベルにしてアンド回路11を閉じ、PWM制
御回路9からの出力パルスのパルス幅を、先の場
合よりも早い時期に制限する。つまり出力電流制
御のための電流基準値が、低減したのと同じこと
になる。このため、第3図に示した電源装置の出
力特性は、第4図に示したように、出力電圧Vが
垂下状態になつて{E1−(E2+VBE)}以下に低下
すると、電流値も絞られて低減し、最終的には
nN1(E2+VBE)/N2Rにまで低減することになる。 See Figure 3. When the positive input voltage E of the comparator 8 does not exceed the Zener voltage E1 of the diode 13, its operation is the same as that of the circuit of FIG. Also, the +input voltage E of comparator 8 is
When E 1 is reached, the output voltage V changes to the voltage V
As long as the sum (V+E 2 +V BE ) of the Zener voltage E 2 of the voltage regulator diode 18 and the base-emitter voltage V BE of the transistor 17 reaches the Zener voltage E 1 of the voltage regulator diode 13, , a current control action is performed to keep the output current I constant at a value of nN 1 E 1 /N 2 R, in the same way as described for the circuit of FIG. However, (V+E 2 +V BE )
When the output voltage V decreases to the extent that E becomes less than 1 ,
The current that had previously flowed from the control power source 2 to the constant voltage diode 13 through the resistor 16 no longer flows to the diode 13, but now flows to the transistor 17. In other words, the negative input voltage of comparator 8 has started to drop from E1 to below, so when the positive input voltage E also reaches a value lower than E1 , the output of comparator 8 becomes high level. On the other hand, the output Q of the RS flip-flop 10 is set to a low level, the AND circuit 11 is closed, and the pulse width of the output pulse from the PWM control circuit 9 is limited to an earlier period than in the previous case. In other words, this is the same as reducing the current reference value for output current control. Therefore, as shown in FIG. 4, the output characteristics of the power supply device shown in FIG . 3 are as follows: The current value is also narrowed down and reduced, eventually
This results in a reduction to nN 1 (E 2 +V BE )/N 2 R.
第2図に示す特性をもつた電源装置を用いた場
合、負荷端で長時間短絡が継続しているような場
合、コンバータは定格出力電流に近い電流を負荷
に流し続けるため、短絡部分が発熱して危険にな
る場合があるとともに、電源装置内の主スイツチ
(トランジスタ5)の電流が増加するという欠点
がある。 When using a power supply with the characteristics shown in Figure 2, if a short circuit continues for a long time at the load end, the converter continues to flow current close to the rated output current to the load, causing the short circuit to generate heat. This has the drawback that it may become dangerous and the current of the main switch (transistor 5) in the power supply device increases.
また、第4図の特性をもつ電源装置によると、
負荷端で長時間短絡が継続している場合でも、出
力電流が低減して小さくなるため、短絡部分の発
熱による危険が回避できるとともに、電源装置内
の主スイツチ電流の増加も押えられる。しかし、
電源装置と負荷の間に保護用のヒユーズが挿入さ
れている場合に、折角挿入されているそのヒユー
ズが熔断できないという欠点がある。 Furthermore, according to the power supply device having the characteristics shown in Fig. 4,
Even if a short circuit continues for a long time at the load end, the output current is reduced and becomes smaller, thereby avoiding the risk of heat generation at the short circuit, and also suppressing an increase in the main switch current in the power supply. but,
When a protective fuse is inserted between the power supply device and the load, there is a drawback that the inserted fuse cannot be blown.
本発明は、上述のような従来の電源装置の欠点
を除去するためになされたものであり、従つて本
発明の目的は、電源装置の負荷側短絡時に、電源
装置と負荷の間にヒユーズが挿入されていれば、
該ヒユーズの熔断を可能にし、ヒユーズが挿入さ
れていなくても、長時間の負荷短絡に対して負荷
の短絡箇所を発熱を押え、電源装置内主スイツチ
の電流増加を押えることの出来る電源装置を提供
することにある。以下図面について本発明の一実
施例を詳細に説明する。 The present invention has been made in order to eliminate the drawbacks of the conventional power supply device as described above, and an object of the present invention is to prevent a fuse from forming between the power supply device and the load when the load side of the power supply device is short-circuited. If it is inserted,
A power supply device that can blow the fuse, suppress heat generation at the short-circuited part of the load in the event of a long-term load short-circuit, and suppress the increase in current in the main switch in the power supply device even if the fuse is not inserted. It is about providing. An embodiment of the present invention will be described in detail below with reference to the drawings.
第5図は本発明の一実施例を示す回路であつて
1〜18までの回路部品およびその作用は従来の
回路(第1図、第3図)において説明したのと同
一である。また19はa入力がb入力以下になつ
た場合に出力cに信号を出すコンパレータであ
り、20はその入力信号を遅らせる遅延回路、2
1は入力端子fに信号が入つた場合に入力端子g
の信号を出力端子hに出力するアナログゲート回
路、22は抵抗、23はツエナー電圧{E1−(E2
+VBE)}の定電圧ダイオードである。 FIG. 5 shows a circuit showing one embodiment of the present invention, and the circuit components 1 to 18 and their functions are the same as those explained in the conventional circuit (FIGS. 1 and 3). Further, 19 is a comparator that outputs a signal to output c when the a input becomes equal to or less than the b input, 20 is a delay circuit that delays the input signal, and 2
1 is input terminal g when a signal is input to input terminal f
22 is a resistor, 23 is a Zener voltage {E 1 −(E 2
+V BE )} is a constant voltage diode.
この動作については、まず出力電圧Vが{E1
−(E2+VBE)}以上の場合は、第1図及び第3図
の回路の場合と同様の動作を行なう。次に遅延回
路20の遅延時間tの範囲内にある或る短時間だ
け、出力電圧Vが{E1−(E2+VBE)}以下に低下
した場合は、アナログゲート回路21の出力hは
入力gと切り離されているため、トランジスタ1
7はオフ状態であり、コンパレータ8の−入力は
ダイオ御ド13のツエナー電圧E1のままであり、
+入力がE1になつたときにPWM制御回路9の出
力パルスを先に説明したようにして制限するた
め、第6図においてI=nN1E1/(N2R)の直線
(実線)に示すような定電流垂下特性を示す。ま
た遅延回路20の遅延時間t以上出力電圧Vが
{E1−(E2+VBE)}以下になつていた場合はアナ
ログゲート回路21の出力hは入力gすなわちコ
ンバータの出力電圧Vとなるため、コンパレータ
8の−入力は(V+E2+VBE)となり、第3図の
回路動作と同様に、出力電圧Vの低下に従つて出
力電流値も減少する特性となり、第6図のS点を
起点として斜めに下る斜線(破線)で示される特
性となる。従つてこの場合は、遅延時間tの経過
後、動作特性は直線Kで示す如く、垂下特性から
斜め特性へ移行する。 Regarding this operation, first, the output voltage V is {E 1
−(E 2 +V BE )} or above, the same operation as in the circuits of FIGS. 1 and 3 is performed. Next, if the output voltage V drops below {E 1 -(E 2 +V BE )} for a certain short period of time within the delay time t of the delay circuit 20, the output h of the analog gate circuit 21 becomes Since it is disconnected from input g, transistor 1
7 is in the off state, and the negative input of the comparator 8 remains at the Zener voltage E1 of the diode control gate 13.
In order to limit the output pulse of the PWM control circuit 9 as explained above when the positive input reaches E 1 , the straight line (solid line) of I=nN 1 E 1 /(N 2 R) is shown in FIG. It exhibits constant current drooping characteristics as shown in . Furthermore, if the output voltage V is equal to or less than {E 1 -(E 2 +V BE )} during the delay time t of the delay circuit 20, the output h of the analog gate circuit 21 becomes the input g, that is, the output voltage V of the converter. , the negative input of the comparator 8 becomes (V+E 2 +V BE ), and the output current value decreases as the output voltage V decreases, similar to the circuit operation in FIG. The characteristic is shown by the diagonally descending diagonal line (dashed line). Therefore, in this case, after the delay time t has elapsed, the operating characteristic shifts from a drooping characteristic to a diagonal characteristic, as shown by a straight line K.
このような動作をするため、負荷短絡の場合に
電源装置と負荷の間にヒユーズが接続されていれ
ば該ヒユーズを熔断できると共に、ヒユーズによ
つて遮断されない(またはヒユーズが接続されて
いない)負荷の長時間の短絡事故については短絡
部分の発熱防止の効果がある。 Because of this operation, in the case of a load short circuit, if a fuse is connected between the power supply and the load, the fuse can be blown, and if the load is not cut off by the fuse (or no fuse is connected), the fuse can be blown. In case of long-term short-circuit accidents, it is effective in preventing heat generation in the short-circuited part.
以上説明したように、この発明によれば、負荷
短絡の場合に電源装置と負荷の間に接続されてい
るヒユーズを熔断できると共に、ヒユーズによつ
て遮断されない(またはヒユーズが接続されてい
ない)負荷の長時間短絡の場合には、短絡箇所の
発熱を防止するため、安全性の高い電源装置を構
成できるという利点がある。 As explained above, according to the present invention, in the case of a load short circuit, the fuse connected between the power supply device and the load can be blown, and the load that is not cut off by the fuse (or to which the fuse is not connected) In the case of a long-term short circuit, there is an advantage that a highly safe power supply device can be constructed because heat generation at the short circuit point is prevented.
第1図および第3図はそれぞれ従来の電源装置
の構成例を示す回路図、第2図は第1図の回路の
出力特性を、第4図は第3図の回路の出力特性
を、それぞれ示す特性図、第5図は本発明の一実
施例を示す回路図、第6図は第5図の回路の出力
特性を示す特性図、である。
符号説明 1…入力電源、2…制御電源、3…
主トランス、4…電流検出用トランス、5…主ス
イツチ用トランジスタ、6…主スイツチ5に印加
されるサージ電圧抑制と主トランス3のリセツト
を兼ねた回路、7…整流・平滑回路、8…出力電
流制限用コンパレータ、9…PWM制御回路、1
0…RSフリツプフロツプ、11…アンド回路、
12…ダイオード、13…定電圧ダイオード(電
圧E1)、14…抵抗、15…抵抗(抵抗値R)、
16…抵抗、17…トランジスタ、18…定電圧
ダイオード(電圧E2)、19…a入力がb入力以
下になつた場合に出力cに信号を出すコンパレー
タ、20…延延回路、21…入力端子fに信号が
入つた場合に入力端子gの信号を出力端子hに出
力するアナログゲート回路、22…抵抗、23…
定電圧ダイオード(電圧E1−(E2+VBE)。
Figures 1 and 3 are circuit diagrams showing configuration examples of conventional power supply devices, Figure 2 shows the output characteristics of the circuit in Figure 1, and Figure 4 shows the output characteristics of the circuit in Figure 3, respectively. FIG. 5 is a circuit diagram showing an embodiment of the present invention, and FIG. 6 is a characteristic diagram showing the output characteristics of the circuit shown in FIG. Explanation of symbols 1...Input power supply, 2...Control power supply, 3...
Main transformer, 4... Current detection transformer, 5... Main switch transistor, 6... Circuit that also serves to suppress surge voltage applied to the main switch 5 and reset the main transformer 3, 7... Rectifier/smoothing circuit, 8... Output Current limit comparator, 9...PWM control circuit, 1
0...RS flip-flop, 11...AND circuit,
12... Diode, 13... Constant voltage diode (voltage E 1 ), 14... Resistor, 15... Resistor (resistance value R),
16... Resistor, 17... Transistor, 18... Constant voltage diode (voltage E 2 ), 19... Comparator that outputs a signal to output c when the a input becomes lower than the b input, 20... Extension circuit, 21... Input terminal Analog gate circuit that outputs a signal at input terminal g to output terminal h when a signal is input to f, 22...Resistor, 23...
Constant voltage diode (voltage E 1 − (E 2 +V BE ).
Claims (1)
る第1の基準値と比較し、その誤差電圧に基いて
前記インバータ部を制御するスイツチ素子のオ
ン・オフ期間比を制御する第1のオン・オフ制御
手段と、を有して成る電源装置において、出力電
流が基準値(以下、電流基準値という)を超えた
とき、前記第1のオン・オフ制御手段に優先して
前記スイツチ素子のオン・オフ期間比を制御する
第2のオン・オフ制御手段と、出力電圧が或る第
2の基準値を下まわつて或る一定時間以上経過し
たとき、前記電流基準値自体を低減させる電流基
準値低減手段とを備えたことを特徴とする電源装
置。1 A DC-AC inverter section and a first on/off switch that compares its output voltage with a certain first reference value and controls the on/off period ratio of a switch element that controls the inverter section based on the error voltage. - In a power supply device comprising an off control means, when the output current exceeds a reference value (hereinafter referred to as current reference value), the switch element is switched on with priority over the first on/off control means. a second on/off control means for controlling an on/off period ratio; and a current for reducing the current reference value itself when the output voltage falls below a certain second reference value for a certain period of time or more. A power supply device comprising a reference value reducing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13333281A JPS5835615A (en) | 1981-08-27 | 1981-08-27 | Power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13333281A JPS5835615A (en) | 1981-08-27 | 1981-08-27 | Power supply device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835615A JPS5835615A (en) | 1983-03-02 |
| JPS634419B2 true JPS634419B2 (en) | 1988-01-28 |
Family
ID=15102235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13333281A Granted JPS5835615A (en) | 1981-08-27 | 1981-08-27 | Power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835615A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61254069A (en) * | 1985-04-30 | 1986-11-11 | Matsushita Electric Ind Co Ltd | power protection device |
| JPH02142983U (en) * | 1989-04-28 | 1990-12-04 | ||
| JPH0727834Y2 (en) * | 1989-06-09 | 1995-06-21 | 山洋電気株式会社 | Converter device |
-
1981
- 1981-08-27 JP JP13333281A patent/JPS5835615A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835615A (en) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62285615A (en) | Ac circuit breaker | |
| JPH0850518A (en) | Overcurrent protection device | |
| JPS634419B2 (en) | ||
| JP2022055051A (en) | Overcurrent protection circuit | |
| JPH06153382A (en) | Protective circuit for switching power supply | |
| JP3572138B2 (en) | Transformer and switching power supply using it | |
| JP3038800B2 (en) | Switching power supply circuit | |
| JPS5961469A (en) | Overcurrent protecting circuit for dc/dc converter | |
| JP2600224Y2 (en) | Switching power supply | |
| JP3049108B2 (en) | Switching type DC stabilized power supply | |
| JPS6032567A (en) | Power source | |
| RU2180464C2 (en) | Power supply incorporating overload protective gear | |
| JPH0226262A (en) | Dc power device | |
| JP3944109B2 (en) | Switching power supply | |
| JPS639279Y2 (en) | ||
| JPH06276734A (en) | Overcurrent protective circuit | |
| JPS5834054B2 (en) | transistor drive circuit | |
| JPH073833Y2 (en) | Overcurrent protection circuit for switching power supply | |
| KR910004022Y1 (en) | Overcurrent protection circuit of switching power supply (SMPS) | |
| JPS60223470A (en) | Dc/dc converter with overcurrent protecting circuit | |
| SU1597877A1 (en) | Comprehensively protected power source | |
| SU1188718A1 (en) | Two-step d.c.voltage stabilizer | |
| JP2802810B2 (en) | Overcurrent protection method and overcurrent protection circuit for power supply device | |
| JPS6234321Y2 (en) | ||
| JPS6311871Y2 (en) |