JPS6344231B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、表示文字コード・メモリを用いてド
ツト・パターン・メモリにドツト・パターン・デ
ータを書込み得るようにしたドツト・パターン・
メモリへのデータ書込み方式に関するものであ
る。

第１図は従来の表示装置の一部を示すものであ
つて、１はアドレス・カウンタ、２は表示文字コ
ード・メモリ、３はラツチ、４はマルチプレサ、
５はRAMで構成されたドツト・パターン・メモ
リをそれぞれ示している。

アドレス・カウンタ１は表示文字コード・メモ
リのアドレスを示すものであり、アドレス・カウ
ンタ１で指定されるアドレスには表示すべき文字
の文字コードが書込まれている。表示文字コー
ド・メモリ２には表示すべき一画面分の文字コー
ドが格納されている。ラツチ３は外部アドレス情
報を格納するものである。マルチプレクサ４は、
ドツト・パターン・メモリ５からドツト・パター
ンを読出す際には表示文字コード・メモリ２から
読出されるデータを選択し、ドツト・パターン・
メモリ５に外部ドツト・パターン・データを書込
む際にはラツチ３のデータを選択し、選択された
データをアドレス情報としてドツト・パターン・
メモリ５に送出する。ドツト・パターン・メモリ
５は、複数の文字のドツト・パターン・データを
格納するものである。１文字のドツト・パター
ン・データが格納されている領域の先頭アドレス
は、文字コードによつて一義的に定められてい
る。１文字は例えば16×16ドツトで表現されてお
り、ドツト・パターン・メモリ５の１ワードは例
えば２バイト構成である。

アドレス・カウンタ１は実際には行カウンタと
桁カウンタとにより構成されている。また表示文
字コード・メモリ２から読出された内容とラス
タ・カウンタの内容とを結合したものが、実際の
ドツト・パターン・メモリ５の読出アドレスとな
る。行カウンタは表示すべき文字のデイスプレイ
上の行を示すものであり、桁カウンタは行の中の
文字の桁位置を示している。ラスタ・カウンタ
は、１行分の文字を表示する場合におけるラスタ
の番号を示している。桁カウンタは所定数のドツ
トが表示されると、その内容が＋１され、ラス
タ・カウンタは桁カウンタがキヤリを出力する
と、その内容が＋１される。行カウンタは、ラス
タ・カウンタがキヤリを出力したときその内容が
＋１される。

ドツト・パターン・メモリ５はRAMで構成さ
れているので、電源断となると、その内容は消失
する。このため、電源投入時には、ドツト・パタ
ーン・メモリ５に新たにデータを書込む必要があ
る。ドツト・パターン・メモリ５にデータを書込
む際には、本体系装置が外部アドレス情報および
外部ドツト・パターン・データを表示装置側に送
り、表示装置側はマルチプレクサ４によつて外部
アドレス情報を選択し、外部アドレス情報で指定
されるパターン・メモリ５のアドレスに外部ドツ
ト・パターン・データを書込む。

このように、第１図に示した如き従来装置は、
ドツト・パターン・メモリ５にデータを書込むた
めに、ラツチ３およびマルチプレクサ４を必要と
し、ドツト・パターン・メモリ５をROMなどで
構成したものに比べてこの分だけ金物量が増加す
るという欠点を示している。

本発明は、この欠点を除去するものであつて、
上記のようなマルチプレクサやラツチを設けるこ
となくドツト・パターン・メモリにデータを書込
み得るようにしたドツト・パターン・メモリへの
データ書込み方式を提供することを目的としてい
る。そしてそのため、本発明のドツト・パター
ン・メモリへのデータ書込み方式は、文字コード
が格納される表示文字コード・メモリと、表示文
字コード・メモリのアドレスを指定するアドレ
ス・カウンタと、ランダム・アクセス・メモリか
ら構成されたドツト・パターン・メモリとを備
え、上記表示文字コード・メモリから読出された
文字コードで指定されるドツト・パターン・メモ
リのアドレスからドツト・パターン・データが読
出される表示装置において、上記ドツト・パター
ン・メモリにドツト・パターン・データを書込む
際、表示装置外の外部クロツク信号によつて上記
アドレス・カウンタを更新しつつ上記表示文字コ
ード・メモリに文字コードを書込み、次いで上記
アドレス・カウンタを外部クリア信号でクリア
し、しかる後にアドレス・カウンタを外部クロツ
ク信号で更新しつつ上記表示文字コード・メモリ
から文字コードを読出し、読出された文字コード
で指定される上記ドツト・パターン・メモリのア
ドレスに外部ドツト・パターン・データを書込む
ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。

第２図は本発明の１実施例のブロツク図であ
る。第２図において、６はAND回路、７はOR回
路を示している。なお、第１図と同一符号は同一
物を示している。AND回路６は、表示装置側の
クロツク源によるアドレス・カウンタの更新を禁
止するものであり、ドツト・パターン・メモリ５
へのデータの書込みの際は本体系装置からの指令
によつてAND回路６は強制的にオフされる。
AND回路６の出力はOR回路７の一方の入力に供
給され、OR回路の他方の入力には外部クロツク
信号が供給される。OR回路７の出力はアドレ
ス・カウンタを更新するために使用される。アド
レス・カウンタ１の内容をクリアするため、外部
クリア信号がアドレス・カウンタのクリア端子に
供給される。これらの外部クロツク信号および外
部クリア信号は本体系装置によつて制御される。
図示されていないが、ラスタ・カウンタに対して
も外部クロツク信号を供給することが出来る。

ドツト・パターン・メモリ５へのデータの書込
は下記のようにして行われる。先ずANDゲート
６を閉じ、表示装置内のクロツクによるアドレ
ス・カウンタ１の更新を禁止する。そして、アド
レス・カウンタ１を構成する桁カウンタと行カウ
ンタとを縦続接続し、桁カウンタのキヤリによつ
て行カウンタの内容が＋１されるようにする。次
に、桁カウンタおよび行カウンタを外部クリア信
号を送出することによつてクリアする。桁カウン
タおよび行カウンタをクリアした後、外部データ
即ち、文字コードを表示文字コード・メモリ３に
送り、桁カウンタと行カウンタで指定されるアド
レスに書込む。この書込み処理が終了したら、外
部クロツク信号を送出して桁カウンタの内容を＋
１する。表示文字コード・メモリ３の全アドレス
に文字コードが書込まれた後、外部クリア信号に
よつて桁カウンタおよび行カウンタの内容をクリ
アし、ラスタ・カウンタのキヤリーによつて桁カ
ウンタが更新されるようにする。そして表示文字
コード・メモリ３から文字コードを読出すと共
に、この文字コードに対応する外部ドツト・パタ
ーン・データをドツト・パターン・メモリ５に送
り、読出された文字コードとラスタ・カウンタの
内容とを結合して得られるアドレスに外部ドツ
ト・パターン・データを書込む。この処理が終了
した後、外部クロツクによつてラスタ・カウンタ
の内容を＋１し、同様の処理を繰返す。

以上の説明から明らかなように、本発明によれ
ば、ドツト・パターン・メモリをRAMで構成し
た表示装置において、マルチプレクサやラツチを
用いることなく、ドツト・パターン・メモリにデ
ータを書込み得るので、表示装置の回路構成を簡
単化することが出来る。

【図面の簡単な説明】

第１図は従来の表示装置の一部を示す図、第２
図は本発明の１実施例のブロツク図である。 １……アドレス・カウンタ、２……表示文字コ
ード・メモリ、３……ラツチ、４……マルチプレ
クサ、５……ドツト・パターン・メモリ、６……
AND回路、７……OR回路。

Claims (1)

【特許請求の範囲】
1. １ 文字コードが格納される表示文字コード・メ
   モリと、表示文字コード・メモリのアドレスを指
   定するアドレス・カウンタと、ランダム・アクセ
   ス・メモリから構成されたドツト・パターン・メ
   モリとを備え、上記表示文字コード・メモリから
   読出された文字コードで指定されるドツト・パタ
   ーン・メモリのアドレスからドツト・パターン・
   データが読出される表示装置において、上記ドツ
   ト・パターン・メモリにドツト・パターン・デー
   タを書込む際、表示装置外の外部クロツク信号に
   よつて上記アドレス・カウンタを更新しつつ上記
   表示文字コード・メモリに文字コードを書込み、
   次いで上記アドレス・カウンタを外部クリア信号
   でクリアし、しかる後にアドレス・カウンタを外
   部クロツク信号で更新しつつ上記表示文字コー
   ド・メモリから文字コードを読出し、読出された
   文字コードで指定される上記ドツト・パターン・
   メモリのアドレスに外部ドツト・パターン・デー
   タを書込むことを特徴とするドツト・パターン・
   メモリへのデータ書込み方式。